http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
기안도,Ki, An-do 한국전자통신연구원 1998 전자통신동향분석 Vol.13 No.4
The terminology of data prefetching is introduced, which includes stride, repeat distance, stall, pending stall, prefetch degree, prefetch distance, and prefetch offset. The effectiveness of hardware data prefetching in reducing cache misses is shown by presenting a square matrix multiplication example. Thereafter the pitfalls of prefetching and possible solutions are discussed.
기안도,박병관,윤용호,Gi, An-Do,Park, Byung-Kwan,Yoonm Yong-Ho 한국전자통신연구원 1991 전자통신 Vol.13 No.2
HiPi-Bus 는 여러가지 전송형태를 지원하며 이들은 데이터 전송의 관점에서 읽기 전송과 쓰기 전송으로 구분할 수 있다. 본 논문에서는 이들 읽기 전송과 쓰기 전송에 소요되는 시간을 최소화하는 방법을 제안하였는데, 이때 쓰기 전송에 소요되는 시간은 400n sec 이며, 읽기 전송에 소요되는 시간은 최소 400n sec 이다.
기안도 대한전자공학회 2003 전자공학회지 Vol.30 No.9
여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.
기안도,Ki, A.D. 한국전자통신연구원 1998 전자통신동향분석 Vol.13 No.2
이제까지 대부분의 소프트웨어 작성자들은 순차 유지적(sequential consistency) 메모리모델을 기본으로 생각하여 프로그램을 작성하였다. 그러나 이 모델은 쓰기버퍼, 명령어 재배치 등과 같은 하드웨어적인 성능증가뿐 아니가 소프트웨어적인 성능증가기법들을 사용하는 데 많은 제약으로 작용하였다. 따라서 대규모 성능이 우수한 프로그램 실행환경을 채택하고 있다. 이러한 유연한 메모리모델은 분류하기에 따라 매우 다양하지만 일반적으로 process consistency, weak consistency, release consistency 등을 예로 들 수 있다. 본 고에서는 가장 일반적이고 대표적인 메모리 모델인 sequential consistency에 대해 여러 예를 통해 살펴보고, 이제까지 제안되거나 분류된 여러 메모리 모델에 대해 살펴보고 결론을 맺는다.
기안도,Ki, An-Do 한국전자통신연구원 1998 전자통신동향분석 Vol.13 No.3
The obvious way to make a computer system more powerful is to make the processor as fast as possible. Furthermore, adopting a large number of such fast processors would be the next step. This multiprocessor system could be useful only if it distributes workload uniformly and if its processors are fully utilized. To achieve a higher processor utilization, memory access latency must be reduced as much as possible and even more the remaining latency must be hidden. The actual latency can be reduced by using fast logic and the effective latency can be reduced by using cache. This article discusses what the memory latency problem is, how serious it is by presenting analytical and simulation results, and existing techniques for coping with it; such as write-buffer, relaxed consistency model, multi-threading, data locality optimization, data forwarding, and data prefetching.
기안도,Ki, Ando 한국전자통신연구원 1999 전자통신동향분석 Vol.14 No.2
Speedup is often used to show scalability, but its classical definition fails to explain some real measurements such as superlinear speedup. This leads to scaled speedup which scales other system parameters as number of rocessors changes. In this paper, scaled speedup and architectural speedup are introduced and superlinear speedup is explained with its cause.
대규모 다중프로세서 시스템의 캐시 동일성 유지 기법 조사
기안도,한우종,윤석한,Ki, A.D.,Hahn, W.J.,Yoon, S.H. 한국전자통신연구원 1994 전자통신동향분석 Vol.9 No.3
본고에서는 캐시 동일성 유지 기법들을 분류하여 그 특성들을 개략적으로 살펴본 후 대규모 다중프로세서를 위해 제안된 것 중 몇몇 특색있는 것들을 살펴본다.