http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
오늘 본 자료
-
Using [^1^1C]Diprenorphine to Image Opioid Receptor Occupancy by Methadone in Opioid Addiction: Clinical and Preclinical Studies
-
자바 기반의 스프링 Web MVC와 WebFlux 성능 분석
-
식품의약품안전처 연구보고서(요약) : 2013 . Vol.17(상)
-
Geocultural Power: China’s Quest to Revive the Silk Roads for the Twenty-First Century. By Winter^ Tim. Chicago and London: University of Chicago Press^ 2019. 304 pp. doi: 10.22679/avs.2022.7.1.010
-
Oil sands/heavy oil and the environment : proceedings from the Workshop on Research and Development Related to Oil Sands^ Heavy Oil and the Environment^ April 24-26^ 1985
-
Red brick university
- 검색키워드
- 저자 : 권구윤(Guyun Kwon) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
FPGA를 활용한 합성곱 신경망 모델의 실시간 추론을 위한 Edge AI 하드웨어 연구
권구윤(Guyun Kwon),서태원(Taeweon Suh) 한국컴퓨터교육학회 2022 한국컴퓨터교육학회 학술발표대회논문집 Vol.26 No.1
최근 합성곱 신경망(Convolutional Neural Network, CNN)을 활용한 이미지 분석에 관한 연구가 활발하게 진행되고 있다. 합성곱 신경망은 인공신경망의 한 종류로, 기존 handwritten 방식의 이미지 분석보다 정확도가 높아 널리 사용되고 있다. 하지만 합성곱 신경망 모델의 추론 과정에는 다수의 MAC(Multiply-Accumulate) 연산이 필요하며, 이를 edge device에서 실시간으로 모두 처리하기는 어렵다. 이 때문에, 현재 상용화된 대부분의 합성곱 신경망 모델 기반의 IoT 서비스는 edge device에서 중앙 서버로 데이터를 전송한 후, 중앙 장치가 합성곱 신경망 모델의 추론을 처리하는 방식을 사용하고 있다. 하지만 이 방식은 네트워크에 부담을 주고, 네트워크 상태에 따라 실시간 처리가 지연될 수 있다는 단점이 있다. 이에 본 연구에서는 Xilinx Vivado Design Suite을 사용하여 edge device에서 LeNet-5 합성곱 신경망 추론이 가능한 edge AI 하드웨어를 설계하고, Xilinx Zedboard FPGA에 포팅하여 실시간 동작이 가능함을 증명하였다.
-
FPGA를 이용한 32-Bit RISC-V 프로세서 설계 및 평가
장선경 ( Sungyeong Jang ),박상우 ( Sangwoo Park ),권구윤 ( Guyun Kwon ),서태원 ( Taeweon Suh ) 한국정보처리학회 2022 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.11 No.1
RISC-V는 오픈 소스 명령어 집합 구조로, 간단한 기본 구조를 가지며 목적에 따라 명령어 집합을 유연하게 확장할 수 있다. 본 논문에서는 소형, 저전력 32-bit RISC-V 프로세서를 설계하여 RISC-V 임베디드 시스템 연구를 위한 기반을 마련하고자 하였다. 설계한 프로세서는 2단계 파이프라인으로 구성하였고, RISC-V ISA 중 FENCE, EBREAK 명령어를 제외한 32-bit 정수형 ISA 및 인터럽트 처리를 위한 특권 ISA를 지원한다. Vivado Design Suite를 이용하여 합성한 결과 Xilinx Zynq-7000 FPGA에서 1895개의 LUT 및 1195개의 플립플롭을 사용하였고, 0.001W의 전력을 소모하였다. 이를 GPIO, UART, 타이머와 함께 시스템을 구성하여 합성하였고, FPGA 상에서 FreeRTOS를 포팅하여 16MHz에서의 동작을 검증하였다. Dhrystone, Coremark 벤치마크를 통해 성능을 측정하여 목적에 따라 확장 가능한 저전력 고효율 프로세서임을 보였다. RISC-V is an open-source instruction set architecture which has a simple base structure and can be extensible depending on the purpose. In this paper, we designed a small and low-power 32-bit RISC-V processor to establish the base for research on RISC-V embedded systems. We designed a 2-stage pipelined processor which supports RISC-V base integer instruction set except for FENCE and EBREAK instructions. The processor also supports privileged ISA for trap handling. It used 1895 LUTs and 1195 flip-flops, and consumed 0.001W on Xilinx Zynq-7000 FPGA when synthesized using Vivado Design Suite. GPIO, UART, and timer peripherals are additionally used to compose the system. We verified the operation of the processor on FPGA with FreeRTOS at 16MHz. We used Dhrystone and Coremark benchmarks to measure the performance of the processor. This study aims to provide a low-power, high-efficiency microprocessor for future extension.
ScienceON연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
