http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Low-power bus encoding with crosstalk delay elimination
Lyuh, C.-G.,Kim, T. IEE 2006 IEE proceedings: Computers and digital techniques Vol.153 No.2
In deep-submicron technology, minimising the propagation delay and power consumption on buses is the most important design objective in system-on-chip design. In particular, the coupling effects between wires on the bus that can cause serious problems such as crosstalk delay, noise and power consumption. Most of the previous work on bus encoding targeted either (1) minimising the power consumption on bus, (2) minimising the crosstalk delay, or (3) exploiting the known probabilistic information of data, but not all of them. The authors propose a new bus-encoding algorithm that not only minimises the dynamic power consumption on bus but also eliminates the crosstalk delay. The authors achieve the combined objective of (1) and (2) by analysing, formulating and solving the problem of minimising a weighted sum of the self-transition and cross-coupled transition activities on bus in the context of the concept of self-shield encoding. From experiments using a set of benchmark designs, it is shown that the proposed encoding technique consumes 15.4-47.4% less power than existing techniques while totally eliminating the crosstalk delay.
A Novel Reconfigurable Processor Using Dynamically Partitioned SIMD for Multimedia Applications
Chun-Gi Lyuh,Jung-Hee Suk,Ik-Jae Chun,노태문 한국전자통신연구원 2009 ETRI Journal Vol.31 No.6
In this paper, we propose a novel reconfigurable processor using dynamically partitioned single-instruction multiple-data (DP-SIMD) which is able to process multimedia data. The SIMD processor and parallel SIMD (P-SIMD) processor, which is composed of a number of SIMD processors, are usually used these days. But these processors are inefficient because all processing units (PUs) should process the same operations all the time. Moreover, the PUs can process different operations only when every SIMD group operation is predefined. We propose a processor control method which can partition parallel processors into multiple SIMD-based processors dynamically to enhance efficiency. For performance evaluation of the proposed method, we carried out the inverse transform, inverse quantization, and motion compensation operations of H.264 using processors based on SIMD, P-SIMD, and DP-SIMD. Experimental results show that the DP-SIMD control method is more efficient than SIMD and P-SIMD control methods by about 15% and 14%, respectively.
여준기(Chun-Gi Lyuh),김태환(Taewhan Kim) 한국정보과학회 2002 정보과학회논문지 : 시스템 및 이론 Vol.29 No.11·12
딥 서브 마이크론 (DSM: deep-submicron) 설계에서는 버스에서 선들 간의 커플링 효과는 크로스톡 지연, 노이즈, 전력 소모와 같은 심각한 문제를 야기 시킨다. 버스 인코딩에 대한 대부분의 이전 연구들은 버스에서의 전력 소모를 최소화하거나 크로스톡 지연을 최소화하는데 초점을 맞추고 있지만 모두를 고려한 방법은 보이지 않는다. 이 논문에서, 우리는 버스에서의 전력 소모 최소화와 크로스톡 지연 방지를 동시에 고려한 새로운 버스 인코딩 알고리즘을 제안하였다. 우리는 이 문제를 공식화하여, 자체 천이와 상호 천이의 가중 합 문제를 풂으로써 해결하였다. 여러 벤치마크 설계를 이용한 실험으로부터 제안한 인코딩 방법을 이용할 경우, 크로스톡 지연을 완전히 제거할 뿐 아니라 이전의 방법들을 사용한 것 보다 최소 15% 이상 적은 전력을 소모하였음을 보았다. In deep-submicron (DSM) design, coupling effects between wires on the bus cause serious problems such as crosstalk delay, noise, and power consumption. Most of the previous works on bus encoding are targeted either to minimize the power consumption on bus or to minimize the crosstalk delay, but not both. In this paper, we propose a new bus encoding algorithm that minimizes the power consumption on bus and eliminates the crosstalk delay simultaneously. We formulate and solve the problem by minimizing a weighted sum of the self transition and cross-coupled transition activities on bus From experiments using a set of benchmark designs, it is shown that the proposed encoding technique consumes at least 15% less power over the existing techniques, while completely eliminating the crosstalk delay.
네트워크 플로우에 기반한 아키텍쳐 수준에서의 전력 최적화
여준기(Chun-Gi Lyuh),김태환(Taewhan Kim) 한국정보과학회 2002 한국정보과학회 학술발표논문집 Vol.29 No.1A
이 논문은 행위 합성(behavioral synthesis)에서 전력 소모 최적화를 위한 효율적인 알고리즘을 제안한다. 이전의 논문에서 전력 최적화를 위한 여러가지의 하드웨어 할당/바인딩(allocation/binding) 문제들이 네트워크 플로우 문제로 나타내어 질 수 있고, 최적으로 풀릴 수 있음이 보여졌다. 그러나, 그 연구에서는 고정된 스케줄이 가정되고 있다. 이와 관련해서 주어진 스케줄에 대한 하드웨어 할당/바인딩 문제를 위한 최적의 네트워크 플로우 결과가 주어졌을 때, 주어진 스케줄을 일부분 바꾼 것에 대한 새로운 최적의 네트워크 플로우 결과를 얻는 것이 주요 문제이다. 이 때문에 우리는 네트워크 구조와 플로우 계산간의 관계에 대한 분석으로 부터 최대 플로우 계산 단계와 최소 비용 계산 단계의 2 단계 과정을 고안하였다. 실험결과를 통해 우리의 설계가 스케줄의 영향과 각 스케줄에 대한 최적의 바인딩을 이용함으로써 전력 소모와 계산 시간에서 매우 향상된 결과를 얻을 수 있음을 볼 수 있다.