http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
전력 스위칭 트랜지스터 크기 가변을 이용한 듀얼모드 DC-DC 벅 변환기 설계
신영호(Young-Ho Shin),김학윤(Hak-Yun Kim),최호용(Ho-Yong Choi) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.11
In this paper, we design a dual mode buck converter using power transistor width scaling to improve the light load efficiency. The DC-DC converter adopts the SFM mode in light load and the PWM mode in heavy load using the VCO (voltage controlled oscillator) as a dual mode. Also the power transistor width is varied according to the load current to enhance the power efficiency, which is designed with a small circuit including the VCO used in the dual mode. The proposed circuit has been realized with the Magnachip 0.35m CMOS process and simulated using Spectre. The simulation results show that the power efficiency of the proposed converter has 86.8% ∼ 91.5% for 20mA ∼ 250mA output load current, which shows 3.7% ∼ 10.8% higher than that of previous buck converters.
제로 전류 감지기를 이용한 PTWS 방식의 듀얼모드 DC-DC 벅 변환기 설계
신영호(Young-Ho Shin),김학윤(Hak-Yun Kim),김진원(Jin-Won Kim),최호용(Ho-Yong Choi) 대한전자공학회 2017 대한전자공학회 학술대회 Vol.2017 No.6
This paper presents a dual-mode DC-DC buck converter using power transistor width scaling (PTWS) with a zero current detector (ZCD) to improve power efficiency at light load. A PTWS scheme is employed to enhance power efficiency at light load, in which the inductor current is detected using a ZCD to select the gate size of power switching transistor in a SFM/PWM dual mode converter. The proposed circuit has been designed using a Magnachip 0.35mm CMOS process. Simulation results show that our proposed converter has 81.3% ∼ 93% power efficiency for 10mA ∼ 250mA output load current, and achieves 5.3% improvement, compared to the previous SFM-PWM dual mode.
박영수(Young-Su Park),이승규(Seung-Kyu Lee),최호용(Ho-yong Choi),김진(Jin Kim) 대한기계학회 2009 대한기계학회 춘추학술대회 Vol.2009 No.11
Permanent magnet(PM) motors many attractive relevant to large-scale motors, Including high power density and efficiency. Even though PM motor is used most of the large-scale motor recently, reduction method of vibration and noise of PM motor isn’t seriously considered from the design stage. Noise sources of PM motor are broadly categorized as magnetic, mechanical, electronic and aerodynamic. Successful design of PM motors for reduced radiation noise must consider both structural vibration of the magnetic source terms and mechanical source terms. In this paper, after excitation sources of PM motors define, introduced the procedure of the vibration analysis, predicted radiation noise by structural vibration.
Free-piston 엔진용 원통형 선형 발전기의 디텐트력 저감 설계
김영욱(Young-wook Kim),임재원(Jae-Won Lim),최호용(Ho-yong Choi),홍선기(Sun-ki Hong),정현교(Hyun-kyo Jung) 대한전기학회 2006 대한전기학회 학술대회 논문집 Vol.2006 No.7
디텐트력은 철심형 영구 자석 전기기기의 구조상 피할 수 없는 기기 특성이며 원통형 선형발전기에서도 기기의 정상적인 동작을 방해하는 요인으로 작용한다. 특히 정격 외부 입력이 작은 경우 디텐트력은 기기의 성능에 크게 영향을 미칠 수 있으며 이를 저감할 수 있는 설계가 필수적이다. 본 논문에서는 여러 가지의 디텐트력 저감법 중 이동자의 극 피치 조정을 통해 디텐트력을 저감 하고자 하였다. 극피치의 변화는 디텐트력 외에도 역기전력 파형에 영향을 주게 되므로, 기기의 목표 성능을 만족하기 위해서는 디텐트력과 역기전력을 함께 고려하여야 한다. 제안된 설계안은 유한요소법을 이용하여 해석되었으며 이를 통해 얻어진 결과를 고려하여 최종 모델을 도출하였다.
Free-piston 엔진용 원통형 선형 발전기의 기동을 위한 동특성 해석
김영욱(Young-wook Kim),임재원(Jae-Won Lim),최호용(Ho-Yong Choi),홍선기(Sun-ki Hong),정현교(Hyun-kyo Jung) 대한전기학회 2007 대한전기학회 학술대회 논문집 Vol.2007 No.4
본 연구에서는 Free-piston 엔진용 원통형 선형 발전기의 전동기 운전을 이용한 기동에 관한 연구를 수행하였다. Free-piston 엔진의 피스톤이 흡기, 압축, 폭발, 배기 과정에 따라 정상 상태로 왕복운동을 하기 위해서는 기동 시 정지상태인 피스톤을 외부의 힘으로 움직여 연소실에 있던 공기를 밀어내고, 연료를 연소실 안에 흡입한 뒤 다시 압축시켜 플러그를 통해 폭발시켜 주어야 한다. 이 과정에서 별도의 전동기를 사용하는 대신 Free-piston 엔진에서 사용하는 원통형 선형 발전기를 전동기로 사용하여 엔진의 기동을 위해 요구되는 속도와 토크를 만족시키는지 동특성 해석을 하였고, free-piston 엔진을 기동시키기에 충분한 속도와 토크를 낼 수 있다는 결론을 얻었다.
권하영(Ha-Young Kwon),권용중(Yong-Jung Kwon),김학윤(Hak-Yun Kim),최호용(Ho-Yong Choi) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11
In this paper, we present a design of power circuits for the graphic memory block of QVGA-scale (240RGB*320) LCD driver IC. The power circuits contain a voltage generator block for graphic DRAM and a source driver power generator block. The proposed power circuits have been designed in transistor level using the Magnachip 0.35㎛ technology library and been verified using Hspice. The boosted word-line voltage generator block improves driving efficiency by 20% and reduces ripple by 17%.
권하영 ( Ha Young Kwon ),최호용 ( Ho Yong Choi ) 충북대학교 산업과학기술연구소 2010 산업과학기술연구 논문집 Vol.24 No.2
This paper presents a design of power circuits for the graphic memory block of QVGA-scale (240RGB*320) LCD driver IC (LDI). The power circuits have two voltage generator blocks. One is the power circuit for graphic DRAM which generates boosted word-line voltage (VPP), body voltage (VBB), bit line precharge voltage (VBLP) and cell plate voltage (VCP). The other is the power circuit for image data transfer which generates voltage for source driver and latch (VSOURCE). Also three operating modes, i.e. sleep, deepstandby, off mode, for low power consumption are designed. The proposed power circuits have been designed in transistor level using the CMOS 0.35㎛technology library and been verified using Hspice. The boosted word-line voltage generator block of power circuits for graphic DRAM improves driving efficiency by 20% and reduces ripple by 35%.
QGVA급 LCD Driver IC의 Source Driver부 설계
유충호(Chung-Ho Yu),김학윤(Hak-Yun Kim),권하영(Ha-Young Kwon),서상조(Sang-Jo Seo),신봉조(Bong-Jo Shin),박근형(Keun-Hyung Park),최호용(Ho-Yong Choi) 대한전자공학회 2006 대한전자공학회 학술대회 Vol.2006 No.11
In this paper. we design a source driver block for QVGA (240RGB*320)-scale LCD Driver IC (LDI) avaliable 262k-color for display. The source driver block is designed using a channeled amplifier scheme in which an unit-gain amplifier is drived to channel and γ-correction is executed to improve image view. The block consists of source drivers block, reference voltage generator block and grayscale voltage generator block. A circuit for the source driver block has been designed in transistor level using 0.35㎛ CMOS technology library and verified using Hspice.