http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
디지털중계기의 부하경감 및 이득조정기능 분석을 통한 열진공시험결과 성능분석
진병일(Byoung-Il Jin),고현석(Hyun-Seok Ko) 한국항공우주학회 2015 韓國航空宇宙學會誌 Vol.43 No.1
오늘날 위성은 통신, 기상, 해양탐사, 광학, 레이다등 민수분야에서 군사분야까지 폭넓게 적용되어 그 유용성이 점점 더 증가되고 있다. 또한, 부품기술의 발달로 위성 전장품의 기능도 더욱 능동적인 형태로 진화되고 있다. 위성선진국에서는 통신위성의 중계기 효율을 증가시키고, 간섭신호를 제거하여 가입자 서비스 품질을 유지하기 위해서 디지털중계기를 탑재하고 있다. 디지털중계기는 다양한 기능구현을 위해 신호처리용 부품들을 다수 사용한다. 따라서, 기존의 수동형 중계기에 비해 많은 전력을 소모하여 더 높은 발열상태를 유지한다. 본 논문에서는 우주인증모델(EQM)급으로 자체 제작된 디지털중계기 열진공 시험결과의 성능을 분석한다. 열진공시험과정중 디지털중계기의 기능검증을 위해 디지털 이득조정 시험결과를 제시한다. 또한, 열진공 시험결과를 근거로 주요부품의 부하경감(Derating)을 분석하여 디지털중계기 설계의 적절성을 논의한다. Recently, the usage of the satellite is increased more and more in the areas that are communication, weather, marine, optical, radar etc. The functions of the Satellite are evolving from passive transponder to active transponder by the developing of a technology. Advanced countries in satellites install the DCAMP for increase of bandwidth efficiency, improvement of QoS by interference rejection. DCAMP includes many digital components in order to implement functions. Thus, these kinds of active transponders consume much more power compared to passive transponder and then increase the heat. In this paper, we discuss the TVAC test result of DCAMP in EQM(Engineering Qualification Model) level. The paper shows the test results of digital gain control in order to verify DCAMP status under the TVAC test. In addition, the temperature and heat condition of main components from viewpoint of derating will be treated through the official environment test for qualification.
FH-FDMA 위성 통신 시스템에서 위성 드리프트 보정 동기추적 알고리즘
배석능(Suk-neung Bae),김수일(Su-il Kim),최영균(Young-kyun Choi),진병일(Byoung-il Jin) 한국통신학회 2008 韓國通信學會論文誌 Vol.33 No.2A
본 논문에서는 주파수 도약 위성 통신 시스템에서 정지 궤도 위성의 드리프트로 인해 Early-Late gate 동기 추적 알고리즘으로는 홉 동기를 유지할 수 없는 현상이 발생하는 문제를 해결하기 위한 동기추적 알고리즘을 제안하였다. 위성에 탑재된 역도약-재도약 중계기를 통해 신호가 중계될 때, 위성의 드리프트로 인하여 수신된 홉의 양쪽 에지에서의 에너지 유실 때문에 Early-Late gate 동기추적 알고리즘을 사용했을 경우 홉 동기를 유지할 수 없는 현상이 발생한다. 그러한 문제를 해결하기 위해 기존의 Ranging 거리 정보를 사용한 Early-Late gate 홉 에너지를 비교하는 구조를 변형하여 Inner-Outer gate 홉 에너지를 비교하고 송신타이밍을 예측하여 동기를 추적하는 Anti-Shrink 알고리즘을 제안하였다. 시뮬레이션 결과, 제안된 알고리즘은 기존의 내부-외부 에너지비율 알고리즘보다 우수하고, Ranging 거리정보를 사용한 Early-Late gate 동기추적 알고리즘보다 성능은 유사하지만 Ranging 정보를 사용하지 않고도 에너지 손실이 적어 위성의 드리프트에 robust하게 동기유지가 가능하다. In this paper, we proposed an algorithm to solve the problem that can't maintain hop synchronization using only early-late gate tracking loop due to the drift of geo-stationary satellite in frequency hopping satellite communication system. When the signal is transferred to downlink through DRT(Dehop-Rehop Transponder), the problem with synchronization loss is occurred periodically when using only early-late gate tracking loop, because of energy loss in each side portion of hop due to orbital variation of the satellite. To solve this problem, we have developed Anti-Shrink synchronization tracking algorithm which uses the prediction value of transmission timing and the structure of inner-outer gate instead of early-late gate with the ranging information. Through simulations, we showed that the performance of the Anti-Shrink algorithm is better than that of simple inner-outer energy ratio algorithm and similar to that of conventional early-late tracking loop algorithm with ranging information. No synchronization failure in the proposed algorithm was occurred because of less energy loss and robustness without the ranging information.
위성통신 중계기에서의 FPGA를 이용한 Gigabit 시리얼 송수신기 설계
홍근표(Keun-Pyo Hong),이정섭(Jung-Sub Lee),진병일(Byoung-Il Jin),고현석(Hyun-Suk Ko),서학금(Hak-Geum Seo) 한국통신학회 2014 韓國通信學會論文誌 Vol.39 No.8(통신이론)
본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다. In this paper, we have proposed gigabit serial transceiver based on backplane architecture at the satellite communication digital transponder. The transponder supports the full combinational switching function with broadband multi-channel using programmable device - Xilinx space-grade Virtex-5 FPGA. In order to implement the switching function, GTX transceiver solution inside Virtex-5 FPGA is used. Also hardware implementation is simple because of no additional component. In order to use a GTX transceiver, signal integrity(SI) simulation of PCB design is essential. We investigate the characteristics of the S-parameter, eye diagram, channel jitter of GTX transmission line and conform that GTX Transceiver operates without error. Finally the proposed PCB design will be utilized at satellite communication digital transponder EQM-2(Engineering Qualification Model-2).
디지털 위성통신중계기시스템에 적합한 다중채널 신호처리 알고리즘 분석
이정섭(Jung-sub Lee),홍근표(Keun-pyo Hong),진병일(Byoung-il Jin) 한국항공우주학회 2015 韓國航空宇宙學會誌 Vol.43 No.7
본 논문에서 디지털 위성통신중계기시스템에 적합한 다중채널 신호처리 알고리즘을 분석하였다. 위성통신중계기에 적합한 다중채널 신호처리 알고리즘을 찾는데 있어 본 논문에서는 완전복원 성능, 간섭제거시 성능, 알고리즘 별 리소스 사용량 그리고 전력소모예상량 비교 수행하였다. 이 네가지 분석기준에 따른 각 알고리즘별로 분석하여 디지털 위성통신중계기시스템에 적합한 다중채널 신호처리 알고리즘을 선정하고 제안한다. In this paper, Analyzed the multi-channel signal processing algorithms for digital-transponder. To analyze suitable multi-channel signal processing algorithms, compare algorithms about four criteria. Four criteria are as follows, perfect reconstruction, interference rejection, resource usage and power consumption. Analysis for each algorithm in accordance with these four criteria. then propose the multi-channel signal processing algorithms for digital satellite communication system.