http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 조진선(JinSun Cho) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
채널 길이의 변화에 따른 단일 게이트 피드백 전계효과 트랜지스터의 메모리 윈도우 특성
조진선,김민석,우솔아,강현구,김상식,Cho, Jinsun,Kim, Minsuk,Woo, Sola,Kang, Hyungu,Kim, Sangsig 한국전기전자학회 2017 전기전자학회논문지 Vol.21 No.3
본 연구에서는 3차원 소자 시뮬레이션을 통하여 단일 게이트 피드백 전계효과 트랜지스터의 전기적 특성과 채널 길이에 따른 메모리 윈도우 특성 변화를 확인하였다. 소자의 채널 길이는 50 nm에서 100 nm까지 변화시켜가며 시뮬레이션을 수행하였다. 시뮬레이션 결과 0에 가까운 문턱전압이하 기울기(< 1 mV/dec)와 ${\sim}1.27{\times}10^{10}$의 $I_{on}/I_{off}$ 비율을 얻었다. 또한 메모리 윈도우를 확인한 결과 채널 길이 50 nm의 소자는 0.31 V의 메모리 윈도우가 생성되었으나 채널 길이 100 nm의 소자는 메모리 윈도우가 생성되지 않았다. In this study, we examined the simulated electrical characteristics of single-gated feedback field effect transistors (FBFETs) and the influence of channel length variation of the memory window characteristics through the 3D device simulation. The simulations were carried out for various channel lengths from 50 nm to 100 nm. The FBFETs exhibited zero SS(< 1 mV/dec) and a current $I_{on}/I_{off}$ ratio${\sim}1.27{\times}10^{10}$. In addition, the memory windows were 0.31 V for 50 nm-channel-length devices while no memory windows were observed for 100 nm-channel-length devices.
-
조진선(JinSun Cho),장형수(Hyeongsoo Chang) 한국정보과학회 2008 한국정보과학회 학술발표논문집 Vol.35 No.1
본 논문에서는 개미 집단 최적화(Ant Colony Optimization, ACO)의 시간적 공간적 효율성을 향상시키기 위해 ACO에 엘리트 콤팩트 유전 알고리즘(Elitist compact Genetic Algorithms, elitist cGAs)의 아이디어를 적용한 콤팩트 개미 최적화(Compact elitist Ant Optimization, CAO)를 제안한다. CAO는 elitist cGAs에서 각 세대마다 염색체의 수를 둘로 고정하고 우월한 염색체를 유지하여 최적의 해를 찾는 방식을 적용하여 개미의 수를 하나로 고정하고 전이 확률식과 페로몬 갱신 규칙을 변형하고 특정 문제에 적용할 수 있는 타부 규칙을 추가한 알고리즘이다. 이 알고리즘의 공간 효율성이 ACO보다 좋다는 것을 증명하고 스테이너 트리 문제(Steiner Tree Problem)에 적용하여 제안된 알고리즘의 시간 효율성이 ACO보다 좋다는 것을 보인다.
-
게이트 절연막과 게이트 전극물질의 변화에 따른 피드백 전계효과 트랜지스터의 히스테리시스 특성 확인
이경수,우솔아,조진선,강현구,김상식,Lee, Kyungsoo,Woo, Sola,Cho, Jinsun,Kang, Hyungu,Kim, Sangsig 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.2
본 연구에서는 급격한 스위칭 특성을 달성하기 위해 싱글단일-게이트 실리콘 채널에서 전하 캐리어의 양의 피드백을 이용하는 새롭게 설계된 피드백 전계 효과 트랜지스터를 제안한다. 에너지 밴드 다이어그램, I-V 특성, 문턱전압 기울기 및 on/off 전류 비는 TCAD 시뮬레이터를 이용하여 분석한다. 피드백 전계 효과 트랜지스터의 중요한 특징 중 하나인 히스테리시스의 특성을 보기 위해 게이트 절연막 물질과 게이트 전극물질을 변경하여 시뮬레이션을 진행했다. 이러한 특성변화는 피드백 전계효과 트랜지스터의 문턱전압 ($V_{TH}$)을 변화시켰고, 메모리 윈도우 폭이 작아지는 현상을 보였다. In this study, we propose newly designed feedback field-effect transistors that utilize the positive feedback of charge carriers in single-gated silicon channels to achieve steep switching behaviors. The band diagram, I-V characterisitcs, subthreshold swing, and on/off current ratio are analyzed using a commercial device simulator. To demonstrate the changing characteristics of hysteresis, one of the important features of the feedback field effect transistor, we simulated changing the gate insulating material and the gate metal electrode. The fluctuation in the characteristics changed the $V_{TH}$ of the hysteresis and showed a decrease in width of the hysteresis.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
