http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
도플러 레이다 및 음성 센서를 활용한CNN 기반 HMI 시스템 설계 및 구현
오승현,배찬희,김세령,조재찬,정윤호 한국전기전자학회 2020 전기전자학회논문지 Vol.24 No.3
In this paper, we propose CNN-based HMI system using Doppler radar and voice sensor, and present hardware designand implementation results. To overcome the limitation of single sensor monitoring, the proposed HMI system combinesdata from two sensors to improve performance. The proposed system exhibits improved performance by 3.5% and 12%compared to a single radar and voice sensor-based classifier in noisy environment. In addition, hardware to accelerate thecomplex computational unit of CNN is implemented and verified on the FPGA test system. As a result of performanceevaluation, the proposed HMI acceleration platform can be processed with 95% reduction in computation time comparedto a single software-based design. 본 논문에서는 도플러 레이다와 음성 센서를 이용한 CNN 기반 HMI 시스템을 제안하고, 가속을 위한 하드웨어 설계 및구현 결과를 제시한다. 단일 센서 모니터링의 한계를 극복하기 위해 제안된 HMI 시스템은 두 센서의 데이터를 융합 처리하여 분류 성능을 개선했다. 제안된 시스템은 다양한 노이즈 환경에서 단일 레이다 및 음성 센서 기반 분류기에 비해 3.5% 및12% 향상된 성능을 나타냈다. 또한, CNN의 복잡한 연산부를 가속하기 위해 설계된 하드웨어를 FPGA 디바이스 상에서 구현 및 검증하였다. 성능 평가 결과, 제안된 HMI 가속 플랫폼은 단일 소프트웨어 기반 구조에 비해 연산 시간을 95% 단축가능한 것을 확인하였다.
디지털 능동배열레이다의 빔형성을 위한 고정소수점 기반 빔형성 계수 연산기 설계 및 성능 분석
양태원,배찬희,강성모,이재용 한국전자파학회 2023 한국전자파학회논문지 Vol.34 No.12
In this study, a fixed-point-based beamforming coefficient calculator is proposed for the beamforming of a digital active array radar. Floating-point-based calculations enable precise calculations but have the disadvantages of high computational complexity and latency. To complement this, the proposed fixed-point-based beamforming coefficient calculation had a high signal to quantization noise ratio (SQNR) of 51.35 dB and the beam steering angle error was between −0.05° and 0.05° when compared with those of the floating-point calculation; these satisfied the system requirements. The proposed fixed-point-based beamforming coefficient calculator was implemented on a Xilinx Kintex UltraScale FPGA. It could reduce 54.94 % CLB register, 44.33 % CLB LUT, 60 % DSP slice, and −58.16 % latency than the floating-point calculator. Furthermore, at small beam pattern powers, the performance degradation of the calculator was less compared with previous research.