http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
다중 분리 처리 로봇 기반 웨이퍼 위치 및 검사 비전 알고리즘 개발
이창용(Chang-Yong Lee),박송희(Song-Hee Park),박종익(Jong-Ik Park),이용환(Yong-Hwan Lee),김영형(Young-Hyung Kim) 한국정보기술학회 2021 Proceedings of KIIT Conference Vol.2021 No.11
웨이퍼는 반도체의 재료로서 생산성 향상은 반도체 산업의 경쟁력이 일조할 수 있다. 이송된 웨이퍼를 비전검사를 통하여 깨짐 및 외관검사를 할 수 있도록 알고리즘이 필요로 한다. 검사를 하기 전에 앞서서 영상의 전처리 과정이 중요하다. 이는 로봇의 좌표 데이터를 연동하여 같은 위치에 맞추어 비전검사를 실시함으로써, 불량률을 줄일 수 있다. 웨이퍼의 상태를 파악하여 양품인지 불량품인지 판단한다. As a wafer is a material for semiconductors, productivity improvement can contribute to the competitiveness of the semiconductor industry. An algorithm is required so that the transferred wafer can be inspected for cracks and appearance through vision inspection. It is important to pre-process the image prior to testing. This can reduce the defect rate by linking the robot"s coordinate data and performing vision inspection at the same location. Determine whether the wafer is a good product or a defective product by grasping the state of the wafer.
이창용(Chang-Yong Lee),정동수(Dong-Soo Jung),차기룡(Ki-Ryong Cha),이용환(Yong-Hwan Lee),김영형(Young-Hyung Kim) 한국정보기술학회 2021 Proceedings of KIIT Conference Vol.2021 No.11
5G의 보급으로 많은 단말통신 장비들이 5G기반의 레퍼런스 보드를 사용한다. 5G 개발보드의 핵심기능으로는 근조도 센서, CIS 카메라 모듈, EMMC, LPDDR 등의 반도체 부품을 활용해야 한다. 기존의 보드는 무선통신이 지원되나 5G 통신 및 센서 인터페이스의 지원이 미흡하다는 단점이 있어 이를 보완할 수 있는 보드의 개발이 필요로 한다. With the spread of 5G, many terminal communication devices use 5G-based reference boards. As the core function of the 5G development board, semiconductor components such as roughness sensor, CIS camera module, EMMC, and LPDDR must be used. Although the existing board supports wireless communication, it has the disadvantage of insufficient support for 5G communication and sensor interface, so it is necessary to develop a board that can compensate for this.
서창수(Chang-Sue Seo),김영형(Young-Hyung Kim),이용환(Yong-Hwan Lee) 한국정보기술학회 2015 한국정보기술학회논문지 Vol.13 No.8
In this paper, we present a method that detects useful feature points based on hardware architecture. We propose hardware architecture that uses the algorithm of FAST. Feature point detection process needs extensive computing power and processing time. Therefore, we build a hardware structure for real-time processing. The structure of the hardware is as follows. Loading images module, finding feature point candidates module and selecting valid feature points module operate independently using pipeline structure to reduce processing time. Proposed hardware architecture of FAST algorithm is simulated with Modelsim and ISE software program. Operating frequency and the number of gate has 217MHz and 78,209, respectively, with Synopsys design compiler. Process time is 1.38ms in case of 640×480 resolution image. Experimental results show good performance of our method.