http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
적응성 양자화 레벨을 가지는 광대역 다중-비트 연속시간 ∑△ 모듈레이터
이희범(Heebum Lee),신우열(Woo Yeol Shin),이현중(Hyunjoong Lee),김수환(Suhwan Kim) 대한전자공학회 2007 電子工學會論文誌-SD (Semiconductor and devices) Vol.44 No.11
본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130㎚ CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320㎒ 샘플링 주파수에서 동작하며 10㎒ 입력 대역에서 30㎽의 전력을 소모하고 최대 SNR 51.36㏈를 얻었다. A wideband continuous-time sigma delta modulator for wireless application is implemented in 130㎚ CMOS. The SNR for small input signal is improved using a proposed adaptive quantizer which can effectively scale the quantization level. The modulator comprises a second-order loop filter for low power consumption, 4-bit quantizer and DAC for low jitter sensitivity and high linearity. Designed circuit achieves peak SNR of 51.36B with 10㎒ signal Bandwidth and 320㎒ sampling frequency dissipating 30㎽.
로드 전류를 drive할 수 있는 전류 이득이 보상된 bandgap reference
안용준(Yongjoon Ahn),이현중(Hyunjoong Lee),김수환(Suhwan Kim) 대한전자공학회 2020 대한전자공학회 학술대회 Vol.2020 No.8
In this paper, a current gain compensated bandgap reference with drive capability is presented for high precision application. The bandgap reference is designed and simulated using standard 0.13μm CMOS process with 3.3V power supply. Simulation result shows that temperature stability is improved using proposed beta compensation. Also The bandgap reference can deliver 100μA load current.
A Low Noise Amplifier for Neural Recording System
나승인(Seung-in Na),이상훈(Sang Hoon Lee),이현중(Hyunjoong Lee),우종관(Jong-Kwan Woo),김선권(Sun Kwon Kim),김수환(Suhwan Kim) 대한전자공학회 2010 대한전자공학회 학술대회 Vol.2010 No.6
This paper describes a low-power and low-noise amplifier for neural recording application. This amplifier adopts the concept of active low frequency suppression. An integrator located in the amplifier is employed for placing high cutoff frequency in the transfer function. This circuit has been implemented in the 0.35μm CMOS process. the current consumption of the amplifier is 3.83μA at 3.3V supply voltage. The low noise amplifier achieves midband gain of 43dB and -3dB bandwidth of 100Hz~11.5kHz. The input-referred noise is 11.94μ Vrms corresponding to an NEF of 8.05.
김아름(AhReum Kim),김선권(Sunkwon Kim),이현중(Hyunjoong Lee),김수환(Suhwan Kim) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.8
휴대용 전자 기기 수요가 증가하면서 저전력 회로에 대한 관심이 커지고 있다. 이와 더불어 프로세서 데이터 패스의 폭이 넓어지고, 파이프라인의 단계가 많아짐에 따라, 사용되는 플립플롭의 수가 증가하였다. 그로 인해 플립플롭의 전력 소모 및 성능이 전체 시스템에 미치는 영향이 커졌다. 또한, 반도체 공정 스케일이 점점 줄면서, 공급 전압과 문턱 전압이 감소되었고 이로 인해 노이즈가 회로에 미치는 영향이 커지고 있다. 본 논문에서는 노이즈 면역을 향상시키면서도 저전력 시스템에 사용할 수 있는 플립플롭을 제안하고자 한다. 제안한 회로는 1.2V에서 동작하는 65㎚ CMOS 공정으로 구현하였다. As the data path of the processor widens and the depth of the pipeline deepens, the number of required registers increases. Consequently, careful attention must be paid to the design of clocked storage elements like latches and flipflops as they have a significant bearing on the overall performance of a synchronous VLSI circuit. As technology is also scaling down, noise immunity is becoming an important factor. In this paper, we present a new flipflop which has an improved noise immunity when compared to the hybrid latch flipflop and the conditional precharge flipflop. Simulation results in 65㎚ CMOS technology with 1.2V supply voltage are used to demonstrate the effectiveness of the proposed flipflop structure.