http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
박슬라브 연주용 침지노즐 슬래그 라인부의 조직열화 거동
하창수 한국세라믹학회 1998 한국세라믹학회지 Vol.35 No.3
박슬라브 연주용 침지노즐 슬래그 라인부위의 ZrO2-C의 사용중 거동을 조사한 결과 지르코니아 골재의 탈안정화에 의한 조직열화는 예열단계에서 거의 완료되고 사용된 원료의 순도 및 첨가제인 금속 Si의 함량에 의해 크게 좌우되었다. 주조중에는 예열단계에서 발생된 입계로 몰드 파우더로부터 환원된 성분이 축적되어 입계가 더욱 넓어지면서 조직열화가 심화되었으나 환원성분에 의한 추가적인 지르코니아의 탈안정화 현상은 거의 발생되지 않았다. Behaviro of ZrO2-C mateial used for submerged entry nozzle in thin slab casting was investigated. De-gradation of the material has been found to result from breakup of zirconia aggregate refered to as "destabilization" Destabilization is almost completed during preheating procedure and shows an increasing tendency as the purity of zirconia aggregate decreases and as the content of metallic Si used in ZrO2-C aggregate during preheating. Such concentrated components make grain boundary wider but do not cause any additional destabilization of zirconiaf zirconia.
Core-A 마이크로프로세서의 코프로세서로 동작하는 AES 암호모듈의 하드웨어 설계
하창수,최병윤,Ha, Chang-Soo,Choi, Byeong-Yoon 한국정보통신학회 2009 한국정보통신학회논문지 Vol.13 No.12
Core-A microprocessor is the all-Korean product designed as 32-bit embedded RISC microprocessor developed by KAIST and supported by the Industrial Property Office. This paper analyze Core-A microprocessor architecture and proposes efficient method to interface Core-A microprocessor with coprocessor. To verify proposed interfacing method, the AES cryptography processor that has 128-bit key and block size is used as a coprocessor. Coprocessor and AES are written in Verilog-HDL and verified using Modelsim simulator. It except AES module consists of about 3,743 gates and its maximum operating frequency is about 90Mhz under 0.35um CMOS technology. The proposed coprocessor interface architecture is efficiency to send data or to receive data from Core-A to coprocessor. Core-A 마이크로프로세서는 32-bit RISC 구조의 국산 임베디드 마이크로프로세서로서 특허청의 지원을 받아 KAIST의 주관아래 개발된 프로세서이다. 본 논문에서는 Core-A 마이크로프로세서와 코프로세서간의 인터페이스 방안에 대하여 분석하고 효율적인 구조를 제안한다. 인터페이스 방안의 검증을 위해 코프로세서로 사용된 AES 암호 프로세서는 128-bit의 키와 블록을 갖는 대칭키 암호 알고리즘이다. 코프로세서 인터페이스 회로와 AES 암호프로세서는 Verilog-HDL로 작성되었으며, Modelsim 시뮬레이터를 사용하여 시뮬레이션을 수행하였다. 삼성 0.35um CMOS 표준 셀 라이브러리를 사용하여 AES를 제외한 코프로세서 인터페이스 부분을 합성한 결과 약 90Mhz의 동작주파수를 가지며, 3743개의 게이트수로 구성되었다. 본 논문에서 구현한 코프로세서 인터페이스 회로는 Core-A와 코프로세서간의효율적인 명령어 및 데이터 전달을 수행할수있다.