http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Gate 전하를 감소시키기 위해 Separate Gate Technique을 이용한 Trench Power MOSFET
조두형,김광수,Cho, Doohyung,Kim, Kwangsoo 한국전기전자학회 2012 전기전자학회논문지 Vol.16 No.4
이 논문에서 Trench Power MOSFET의 스위칭 성능을 향상시키기 위한 Separate Gate Technique(SGT)을 제안하였다. Trench Power MOSFET의 스위칭 성능을 개선시키기 위해서는 낮은 gate-to-drain 전하 (Miller 전하)가 요구된다. 이를 위하여 제안된 separate gate technique은 얇은(~500A)의 poly-si을 deposition하여 sidewall을 형성함으로서, 기존의 Trench MOSFET에 비해 얇은 gate를 형성하였다. 이 효과로 gate와 drain에 overlap 되는 면적을 줄일 수 있어 gate bottom에 쌓이는 Qgd를 감소시키는 효과를 얻었고, 이에 따른 전기적인 특성을 Silvaco T-CAD silmulation tool을 이용하여 일반적인 Trench MOSFET과 성능을 비교하였다. 그 결과 Ciss(input capacitance : Cgs+Cgd), Coss(output capacitance : Cgd+Cds) 및 Crss(reverse recovery capacitance : Cgd) 모두 개선되었으며, 각각 14.3%, 23%, 30%의 capacitance 감소 효과를 확인하였다. 또한 inverter circuit을 구성하여, Qgd와 capacitance 감소로 인한 24%의 reverse recovery time의 성능향상을 확인하였다. 또한 제안된 소자는 기존 소자와 비교하여 어떠한 전기적 특성저하 없이 공정이 가능하다. In this paper, We proposed Separate Gate Technique(SGT) to improve the switching characteristics of Trench power MOSFET. Low gate-to-drain 전하 (Miller 전하 : Qgd) has to be achieved to improve the switching characteristics of Trench power MOSFET. A thin poly-silicon deposition is processed to form side wall which is used as gate and thus, it has thinner gate compared to the gate of conventional Trench MOSFET. The reduction of the overlapped area between the gate and the drain decreases the overlapped charge, and the performance of the proposed device is compared to the conventional Trench MOSFET using Silvaco T-CAD. Ciss(input capacitance : Cgs+Cgd), Coss(output capacitance : Cgd+Cds) and Crss(reverse recovery capacitance : Cgd) are reduced to 14.3%, 23% and 30% respectively. To confirm the reduction effect of capacitance, the characteristics of inverter circuit is comprised. Consequently, the reverse recovery time is reduced by 28%. The proposed device can be fabricated with convetional processes without any electrical property degradation compare to conventional device.
펄스파워용 고전압 MCT (MOS Controlled Thyristor) 소자 제작 및 특성 평가
조두형(Doohyung Cho),원종일(Jong il Won),권성규(Sungkyu Kwon),정동윤(Dongyun Jung),장현규(Hyungyu Jang),이성현(Seong Hyun Lee),임종원(Jong-Won Lim),박건식(Kunsik Park) 대한전자공학회 2021 대한전자공학회 학술대회 Vol.2021 No.6
ETRI DMC Convergence Research Department designed and fabricated MCT devices for pulse power systems. in this paper, we evaluated the electrical characteristics of the fabricated 1400V and 2500V class MCT devices. As a result, the 1400V class MCT device achieved a breakdown voltage of 1815V, and on/off-FET V<sub>Th</sub> achieved 0.9V/-0.5V. Additionally, the 2500V class MCT device achieved a breakdown voltage of 3150V, and on/off-FET V<sub>th</sub> achieved 1.1V/-1.0V respectively.
문턱전압 조절 이온주입에 따른 MCT(MOS Controlled Thyristor)의 스위칭 특성 연구
박건식(Kun-Sik Park),조두형(Doohyung Cho),원종일(Jong-Il Won),곽창섭(Changsub Kwak) 대한전자공학회 2016 전자공학회논문지 Vol.53 No.5
MCT (MOS Controlled Thyristor)의 전류 구동능력은 도통상태의 MCT를 턴-오프 시킬 수 있는 능력, 즉 off-FET의 성능에 의해 결정되고, MCT의 주된 응용분야인 펄스파워 분야에서는 턴-온 시의 피크전류(Ipeak)와 전류상승기울기(di/dt) 특성이 매우 중요하다. 이러한 요구사항을 만족시키기 위해서는 MCT의 on/off-FET 성능 조절이 중요하지만, 깊은 접합의 P-웰과 N-웰을 형성하기 위한 삼중 확산공정과 다수의 산화막 성장공정은 이온주입 불순물의 표면농도를 변화시키고 on/off-FET의 문턱전압(Vth) 조절을 어렵게 한다. 본 논문에서는 on/off-FET의 Vth를 개선하기 위한 채널영역 문턱전압 이온주입에 대하여 시뮬레이션을 진행하고 이를 토대로 제작한 MCT의 전기적 특성을 비교 평가하였다. 그 결과 문턱전압 이온주입을 진행한 MCT의 경우(활성영역=0.465mm2) 100A/cm2 전류밀도에서의 전압손실(VF)은 1.25V, 800V의 어노드 전압에서 Ipeak 및 di/dt는 290A와 5.8kA/μs로 문턱전압 이온주입을 진행하지 않은 경우와 유사한 특성을 나타낸 반면, 100A/cm2의 구동전류에 대한 턴-오프 게이트전압은 -3.5V에서 -1.6V로 감소하여 MCT의 전류 구동능력을 향상시킴을 확인하였다. Current driving capability of MCT (MOS Controlled Thyristor) is determined by turn-off capability of conducting current, that is off-FET performance of MCT. On the other hand, having a good turn-on characteristics, including high peak anode current (Ipeak) and rate of change of current (di/dt), is essential for pulsed power system which is one of major application field of MCTs. To satisfy above two requirements, careful control of on/off-FET performance is required. However, triple diffusion and several oxidation processes change surface doping profile and make it hard to control threshold voltage (Vth) of on/off-FET. In this paper, we have demonstrated the effect of Vth adjustment ion implantation on the performance of MCT. The fabricated MCTs (active area = 0.465 mm2) show forward voltage drop(VF) of 1.25 V at 100 A/cm2 and Ipeak of 290 A and di/dt of 5.8 kA/μs at VA = 800 V. While these characteristics are unaltered by Vth adjustment ion implantation, the turn-off gate voltage is reduced from -3.5 V to -1.6 V for conducting current of 100 A/cm2 when the Vth adjustment ion implantation is carried out. This demonstrates that the current driving capability is enhanced without degradation of forward conduction and turn-on switching characteristics