http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
물리적인 바이폴라 트랜지스터 모델의 회로 시뮬레이터내 구현
정항근 전북대학교 공업기술연구소 1992 工學硏究 Vol.23 No.-
A physical model for bipolar transistors is implemented in a circuit simulator SPICE. The model which combines physical analyses of the carrier transport in the base and collector regions is described by an implicit set of nonlinear algebraic equations. Thus the implementation of the model requires a numerical iterative solution algorithm to be included in the device routines. Continuity of current and charge across all regions of operation is ensured by considering the behavior of the model on the two-dimensional voltage plane. The utility of ten model for device parameter optimization in device design is demonstrated.
민병훈,정항근 대한전자공학회 2003 電子工學會論文誌-SC (System and control) Vol.40 No.6
본 논문에서는 차동 링 발진기의 위상 잡음 특성을 향상시키기 위해 선형성을 개선한 차동 지연 셀을 소개한다. 기존의 가변 부하 저항을 사용한 차동 링 발진기는 넓은 주파수 튜닝 영역을 갖는 대신 가변 부하저항으로 사용한 MOSFET 소자의 비선형성으로 인해 위상 잡음 특성이 좋지 않았다. 이러한 문제점을 극복하기 위해, 가변 부하 저항의 선형성을 개선한 새로운 차동 지연 셀을 제안하였다. 제안한 지연 셀의 가변 부하 저항은 기존의 가변 부하 저항 보다 30%이상 선형성을 개선하였음을 확인하였다. 위상 잡음 특성을 비교하기 위해, Ali Hajimiri가 제안한 링 발진기의 위상 잡음 모델을 사용하였다. 제안한 지연 셀로 차동 링 발진기를 구성하여 위상 잡음 특성을 구한 결과, 같은 발진 주파수와 같은 전력소모에서 기존의 링 발진기보다 2∼3㏈c/㎐ 이상의 위상 잡음 특성이 향상된 결과를 얻게 되었다. In this paper, the issue of the differential ring oscillator in designing low phase noise is linearity improvement of delay cell's load resistor. A novel differential delay cell that improves on the Maneatis load is proposed. The linearity improvement of load resistor results in lower phase noise in ring oscillator. For comparison of the phase noise characteristics, Ali Hajimiri's phase noise model is used. In order to have a low ISF(impulse sensitivity function), it is important to have a symmetry between rise time and fall time of oscillation waveform. The ISF value of ing oscillator based on the proposed delay cell is lower than that of the existing ring oscillators. Due to this result, the phase noise is improved by 2~3dBc/Hz for the same power dissipation and oscillation frequency.
PLL 기반 PWM/PFM 통합 제어 방식의 벅 컨버터
허정,정항근 대한전자공학회 2012 電子工學會論文誌-SD (Semiconductor and devices) Vol.49 No.8
DC-DC 컨버터에서 넓은 범위의 부하에 대하여 높은 효율을 유지하기 위해서는 PWM과 PFM을 함께 사용하는 듀얼 모드 제어 방식이 흔히 사용된다. 듀얼 모드 벅 컨버터는 부하 조건에 따라서 PWM이나 PFM을 선택해서 동작하므로, 모드 제어를 위한 부가 회로로 인하여 칩 면적이 증가하고 제어 방식이 변경되는 구간에서는 최적화된 효율을 얻을 수 없다. 본 논문에서는 전류 모드의 PWM 제어 회로에서 사용하는 발진기 대신에 PLL 기반의 발진기를 사용함으로써 추가적인 제어 회로 없이 PWM과 PFM의 통합된 제어 방식으로 동작하는 벅 컨버터를 제안함으로써 듀얼 모드 벅 컨버터의 단점을 해결했다. 제안한 통합 제어 방식의 벅 컨버터는 PSIM 시뮬레이션을 통하여 검증하였으며, 설계된 벅 컨버터 회로를 Cadence Spectre로 시뮬레이션 결과 250㎃의 부하에서 최대 효율은 94.7%이고 10㎃의 경부하에서 효율은 85.4%이다. In DC-DC converters, a PWM/PFM dual mode control method is commonly used to maintain a high efficiency over a wide range of load variation. Since the control mode is selected according to the load condition, the chip area is increased due to additional circuit for mode control and the optimum efficiency cannot be achieved around the mode transition point. To solve such problems, a new integrated control method is proposed in this paper, in which a PLL is used in the current mode PWM control circuit instead of an oscillator. The proposed integrated control method is verified through a design of a buck converter using PSIM simulation. Simulation of the complete buck converter circuit by Cadence Spectre showed a maximum efficiency of 94.7% at a load current of 250㎃ and an efficiency of 85.4% at a load current of 10㎃ under the light load condition.