집중 소자형 음의 군지연 회로 설계

정용채(Yongchae Jeong),최흥재(Heungjae Choi),김철동(Chul Dong Kim) 대한전기학회 2010 전기학회논문지 Vol.59 No.2

In this paper, we have mathematically analyzed lumped element type negative group delay circuit (NGDC) and derived general design equation. The applicability of the proposed design equation is validated with mathematical and circuit simulation as well as with experimental results for international mobile telecommunication 2000 (IMT-2000) downlink band. As a design example, single branch NGDC with -0.8㎱ of group delay (GD) for narrow bandwidth of the specific frequency is simulated and fabricated. Finally, π-network NGDC is proposed and validated to obtain wideband GD response of -1.7±0.06 nsec for 60 ㎒.

평면 구조의 마이너스 군지연 회로 설계

정용채(Yongchae Jeong),최흥재(Heungjae Choi),Girdhari Chaudhary,김철동(Chul Dong Kim),임종식(Jongsik Lim) 한국전자파학회 2010 한국전자파학회논문지 Vol.21 No.3

본 논문에서는 기존에 제안된 일반적인 집중 소자 마이너스 군지연 회로가 설계시 사용 가능한 소자 값이 제한되어 있다는 점에 착안하여 마이너스 군지연 회로(Negative Group Delay Circuit: NGDC)를 평면 구조로 설계할 수 있는 방법에 관하여 제안한다. 몇 가지 형태의 집중 소자 회로를 해석하여 마이너스 군지연 특성을 얻을 수 있는 조건을 분석하고, 이를 수식화하여 설계에 이용할 수 있도록 하였다. 또한 전송 선로 공진기의 개념을 도입하여 집중 소자를 분산 소자로 변환할 수 있도록 하였다. 설계 예시로써, 군지연 시간이 -8 ㎱인 집중 소자 및 평면 구조의 1단 NGDC를 설계하여 비교하였다. 상용 주파수 대역 내에서 엄격한 평탄도 요구 조건을 만족시키는 마이너스 군지연 응답을 얻기 위하여, WCDMA(Wideband Code Division Multiple Access) 하향 대역에서 총군지연 시간이 -5.6 ㎱, 삽입 손실이 -0.2 ㏈, 대역폭이 30 ㎒(2.125~2.155 ㎓)이며, 해당 대역 내에서 삽입 손실 평탄도가 0.1 ㏈, 군지연 평탄도가 0.5 ㎱ 이내인 평면 구조 2단 NGDC를 제작하였다. 제안하는 NGDC의 유용성을 검토하기 위하여 간단한 신호 상쇄 루프에 대한 실험을 수행하였으며, 뛰어난 신호 상쇄 효과를 얻을 수 있었다. In this paper, a planar structure negative group delay circuit(NGDC) is proposed to overcome the limited availability of the component values required for the prototype lumped element(LE) NGDC design. From the prototype LE circuit analysis, general design equations and the conditions to obtain the NGD are derived and illustrated. Then the LE circuit is converted into the planar structure by applying the transmission line resonator(TLR) theory. As a design example, the LE NGDC and the proposed planar structure NGDC are designed and compared. To estimate the commercial applicability, 2-stage reflection type planar NGDC with -5.6 ㎱ of total group delay, -0.2 ㏈ of insertion loss, and 30 ㎒ of bandwidth together with 0.1 ㏈ and 0.5 ㎱ of the magnitude and group delay flatness, respectively, for Wideband Code Division Multiple Access(WCDMA) downlink band is fabricated and demo㎱trated. Also, to show the applicability of the proposed NGDC, we have configured a simple signal cancellation loop and obtained good loop suppression performance.

인터넷 데이터센터 냉방을 위한 댐심층수 활용 프리쿨링형 공기조화 시스템의 취수시스템 연구

정주환(Juhwan Jeong),최종웅(Jongwoong Choi),정용채(Yongchae Jeong),김태현(Taehyun Kim) 한국유체기계학회 2023 유체기계 연구개발 발표회 논문집 Vol.2023 No.7

가변 특성 임피던스 전송 선로를 이용한 가변 이중 대역 대역 통과 여파기

Girdhari Chaudhary,정용채(Yongchae Jeong),임종식(Jongsik Lim),김동수(Dongsu Kim),김준철(Jun-Chul Kim) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.9

본 논문에서는 이중 대역 대역 통과 여파기 설계에 이용 가능한 가변 특성 임피던스 전송 선로의 응용을 제시하였다. 제안된 여파기는 고정된 첫 번째 통과 대역과 가변 가능한 두 번째 통과 대역을 갖는다. 스터브 부하 공진기(Stub Loaded Resonator: SLR)는 직렬 공진기와 개방 단락 스터브로 구성되는데, 개방 단락 스터브를 결함 접지 구조(Defected Ground Structure: DGS) 전송 선로와 바랙터 다이오드로 구현함으로써 두 번째 통과 대역의 조정이 가능하다. 제안된 구조의 타당성을 보이기 위해 3개의 전송 영점을 갖는 2단 이중 대역 대역 통과 여파기를 설계하였고, 이론적인 예측값과 시뮬레이션 결과를 실험적으로 증명하였다. In this paper, the application of a variable characteristic impedance transmission line that can be used to design a dual-band bandpass filter(BPF) is presented. The proposed filter offers a fixed first frequency passband and a controllable second passband. The tuning of the second passband is achieved by varying the characteristic impedance of and open shunt stub line in a stub loaded resonator(SLR) with the help of a defected ground structure(DGS) transmission line and varactor diodes. In order to validate the proposed structure, a two stage dual-band BPF with three transmission zeros was implemeted and experimentally verified based on its theoretical predictions and simulations.

결함 접지 구조를 이용한 유사 E급 전력 증폭기의 소형화

최흥채(Heungjae Choi),정용채(Yongchae Jeong),임종식(Jongsik Lim),정영배(Young-Bae Jung),엄순영(Soon-Young Eom),김철동(Chul Dong Kim) 한국전자파학회 2010 한국전자파학회논문지 Vol.21 No.1

본 논문에서는 접지 결함 구조(Defected Ground Structure: DGS)를 이용하여 기지국용 고효율 E급 전력 증폭기의 성능을 유지하면서 크기를 소형화 할 수 있는 방안을 제안하였다. E급 전력 증폭기에서 요구되는 고조파 임피던스는 아령형 DGS와 나선형 DGS를 사용함으로써 만족시켜 주었다. 제안하는 유사 E급 전력 증폭기의 DGS 부하 회로는 가장 큰 고조파 성분인 2차 고조파 대역에서 개방, 나머지 고차 고조파 임피던스는 단락에 가까운 고조파 임피던스를 갖는다. 제안하는 구조를 통하여 제작된 전력 증폭기는 출력 전력이 43.1 ㏈m, 포화 전력 이득이 12.7 ㏈일 때 70.2 %의 전력 부가 효율(Power Added Efficiency: PAE)을 가지며, 이는 비교 대상인 E급 증폭기와 거의 유사한 값이다. 회로 크기의 관점에서 보면 각각의 고조파 성분 정합을 위해 여러 개의 스터브가 장착되어 있는 비교 대상인 E급 증폭기에 비해 전체 크기를 50 %로 소형화시킬 수 있었다. In this work, a reduced size 20W quasi class-E Power Amplifier(PA) with defected ground structure load-network is presented for WCDMA base station application. Harmonic impedances required for the class E operation are satisfied by applying the dumbbell and the asymmetric spiral DGS. Open impedance for 2nd harmonic frequency which has the highest power and nearly short impedances for other higher order harmonics are provided by the proposed DGS load-network. The maximum Power Added Efficiency(PAE) of 70.2 % at the output power of 43.1 ㏈m with the saturated power gain of 12.7 ㏈ is achieved by the proposed quasi class-E PA, which is comparable to the performance of the reference class-E PA. Total size of the proposed class-E PA is only 50×50 ㎟ and much smaller than the conventional class-E PA that is loaded with a number of open stubs.

높은 Q-지수를 갖는 대칭 구조의 CMOS 2 단자 능동 인덕터

구자건(Jageon Koo),정승호(Seungho Jeong),정용채(Yongchae Jeong) 한국전자파학회 2016 한국전자파학회논문지 Vol.27 No.10

본 논문에서는 LC 공진회로를 이용한 2 단자 능동 인덕터를 제안한다. 제안된 회로는 기존 자이레이터 구조의 1 단자 능동 인덕터들을 캐스코드 형태로 결합하였으며, 두 자이레이터 사이에 LC 공진회로를 추가시켰다. LC 공진회로는 능동 인덕터를 구성하는 트랜지스터의 기생 성분들을 상쇄시킴으로써 넓은 대역에서 높은 Q-지수를 제공한다. 제안된 회로는 삼성전자 65 nm 공정을 이용하여 시뮬레이션과 제작을 수행하였으며, 1~6 GHz 대역에서 2 nH의 일정한 인덕턴스와 40 이상의 높은 Q-지수를 가진다. In this paper, a novel CMOS high Q factor 2-port active inductor has been proposed. The proposed circuit is designed by cascading basic gyrator-C structural active inductors and attaching the feedback LC resonance circuit. This LC resonator can compensate parasitic capacitance of transistor and can improve Q factor over wide frequency range. The proposed circuit was fabricated and simulated using 65 nm Samsung RF CMOS process. The fabricated circuit shows inductance of above 2 nH and Q factor higher than 40 in the frequency range of 1~6 GHz.

직접 반송파 변조 시스템을 위한 IQ 변조기 설계

문태수(Taesu Mun),Kim Phirun,정용채(Yongchae Jeong) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.9

본 논문에서는 입력 신호의 진폭과 위상을 미세 조정할 수 있는 새로운 IQ 변조기를 제안하였다. 제안된 IQ 변조기는 저위상 편차 감쇠기, 분배기, 그리고 결합기로 구성되어 있다. 기존 감쇠기의 위상 편차 특성을 극복하기 위한 새로운 위상 보상 기술을 사용하였고, 이를 수식적으로 분석하였다. 제안하는 IQ 변조기를 통하여 완전한 360°의 위상 조정과 동시에 입력 신호의 큰 진폭 조정이 가능하며, 극좌표계의 중심점을 지나는 선형적인 IQ신호 배열을 구현하였다. In this paper, a novel IQ modulator that precisely controls the magnitude and phase of input signals is proposed. The proposed IQ modulator consists of low phase deviation attenuators, a splitter, and a combiner. In order to overcome the phase deviation characteristics found in conventional attenuators, a novel phase compensation technique has been adopted and mathematically analyzed. Linear vector arrays along the center point with large magnitude output signal variations in a full 360° phase control are achieved on a polar plane by the proposed IQ modulator.

새로운 고조파 차단 부하 회로를 이용한 2.14 ㎓ 대역 고효율 F급 전력 증폭기

김영규(Younggyu Kim),Girdhari Chaudhary,정용채(Yongchae Jeong),임종식(Jongsik Lim),김동수(Dongsu Kim),김준철(Juncheol Kim),박종철(Jongcheol Park) 한국전자파학회 2010 한국전자파학회논문지 Vol.21 No.9

본 논문에서는 새로운 고조파 차단 부하 회로를 제안하고, 이 회로를 이용한 고효율 F급 전력 증폭기를 설계하였다. 제안된 부하 회로는 F급 전력 증폭기의 효율을 향상에 있어서 큰 기여도를 갖는 2차와 3차 고조파에서 종단 임피던스를 제어한다. 제안된 부하 회로의 2차와 3차 고조파 입력 임피던스는 각각 단락 및 개방 임피던스를 보인다. 제작된 구조의 부하 회로는 F급 전력 증폭기의 고조파를 억압하기에 충분한 24 ㏈ 이상의 감쇠 특성도 보인다. 부하 회로를 이용한 F급 전력 증폭기의 측정 결과는 최대 출력(P1㏈) 35.17 ㏈m에서 드레인 효율 75.7 %, 전력 부가 효율 71.3 %를 보였다. In this paper, we proposed a novel harmonic load circuit to design a high efficiency class-F amplifier. The proposed load circuit controls termination impedances to enhance the efficiency of class-F power amplifier. The termination impedances at the 2nd and the 3rd harmonics are showed short and open condition, respectively. Also, a fabricated load circuit showed an attenuation characteristic more than 29 ㏈, that is enough to eliminate harmonics of the class-F power amplifier. The measured drain and power-added efficiency are 75.7 % and 71.3 % at the point of maximum output power 35.17 ㏈m.

광대역 임의의 위상차를 갖는 대역통과 결합 선로 전력분배기

김수연(Suyeon Kim),Girdhari Chaudhary,정용채(Yongchae Jeong) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.1

본 논문은 서로 다른 두 경로 사이에 광대역에 걸쳐 임의의 위상 차이를 갖는 대역통과 결합 선로 전력 분배기의 설계를 제시하였다. 제안된 회로는 윌킨슨 전력 분배기와 서로 다른 상대주파수 대역폭을 갖는 N차 결합 선로 대역통과 여파기로 구성되어 있다. N차 결합 선로 대역통과 여파기의 상대주파수 대역폭을 제어하여 광대역에서 일정한 위상 차이를 구현하였다. 제안된 회로 분석을 통해 설계 방정식을 유도하였고, 회로의 타당성을 보이기 위해 180°의 위상 차이를 갖는 전력분배기를 설계 및 제작하여 2.90 GHz의 중심주파수 및 310 MHz의 대역폭에서 180°±3.22° 의 위상차와 ±0.2 dB의 진폭 오차 성능을 얻었다. This paper presents an approach for the design of a bandpass-filtering coupled-line power divider with a broadband arbitrary phase difference between two paths. The proposed circuit consists of a Wilkinson power divider and N<SUP>th</SUP>-order coupled line bandpass filters(BPFs) having different fractional bandwidths(FBWs). Through control of the FBWs of the N<SUP>th</SUP>-order BPFs, a constant phase difference over broadband can be obtained. From the analysis, the design equations of the proposed circuit are derived. To prove the validity of the proposed circuit, a power divider having a phase difference of 180° is designed and fabricated. From the measurement results, the phase and magnitude imbalances are 180°±3.22° and ±0.2 dB, respectively, at the center frequency of 2.90 GHz with an operation bandwidth of 310 MHz.

DGS와 가유전체 기판을 결합하여 소형화한 전력분배기

임종식(Jongsik Lim),권경훈(Kyunghoon Kwon),정용채(Yongchae Jeong),안달(Dal Ahn) 한국정보기술학회 2014 한국정보기술학회논문지 Vol.12 No.5

In this paper, a size-reduced Wilkinson power divider designed by combining defected ground structure(DGS) and artificial dielectric substrate(ADS), or substrate integrated artificial dielectric(SIAD), is discussed. DGS increases the equivalent inductance per unit length of transmission line, while ADS supplies the additional equivalent capacitance due to the periodically inserted metalized via-holes. Because both DGS and ADS produce the additional electrical length of transmission line, the physical length of the transmission line should be reduced to keep the required electrical length. ADS consists of 5mils and 31mils dielectric substrates with 2.2 of dielectric constant. The size of the designed divider is only 55.67% and 79.43% of DGS-only-inserted and ADS-only-inserted dividers, respectively. The measured power dividing ratio(S21 and S31) are -3.19dB and -3.32dB. In addition, the measured matching and isolation between output ports are ?20.94dB and -23.11dB, which agree well with the predicted S-parameters.