http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
박영진,전하응,이승석,이석희,우상호,김종철,박헌섭,천희곤,오계환,Park, Yeong-Jin,Jeon, Ha-Eung,Lee, Seung-Seok,Lee, Seok-Hui,U, Sang-Ho,Kim, Jong-Cheol,Park, Heon-Seop,Cheon, Hui-Gon,O, Gye-Hwan 한국재료학회 1991 한국재료학회지 Vol.1 No.2
LPCVD(Low Pressure Chemical Vapor Deposition) System을 이용하여 여러가지 증착 변수에 따른 실리콘 박막의 표면형상에 대해 고찰하였다. 중착압력, 중착온도, 반응기체의 유속에 따라 증착층의 표면형상이 큰 변화를 나타냈으며, 증착압력과 반응기체의 유속이 증가할수록 유효면적이 최대가 되는 증착온도가 증가하였다. 이러한 실험결과는 안정한 핵의 생성률이 최대가 될때 유효표면적이 최대가 된다는 가정으로부터 유도된 식과 일치하는 결과를 나타냈다. In this study we have investigated surface morphologies of as-deposited silicon films on the various deposition conditions using LPCVD(Low Pressure Chemical Vapor Deposition) System. The processing conditions such as deposition temperature, pressure and flow rate of $SiH_4$ gas were found to determine the surface morphology. The optimum temperature of maximum effective surface area increased with increasing the deposition pressure and the flow rate of $SiH_4$ gas, These experimental results were also in quite good agreement with the equation derived under the assumption that the maximum effective surface area is obtained on the condition of maximum nucleation rate.
이현우(H.W. Lee),전하응(H.E. Jeon),우상호(S.H. Woo),김종철(J.C. Kim),박헌섭(H.S. Park),오계환(K.H. Oh) 한국진공학회(ASCT) 1992 Applied Science and Convergence Technology Vol.1 No.1
고집적 SRAM 소자에 고부하저항을 대체하여 사용되는 다결정 박막 실리콘 트랜지스터(Polycrystalline Silicon Thin Film Transistor : Poly-Si TFT)의 제조공정에 대하여 연구하였다. TFT 제조에 있어서 큰 전하 이동도, 낮은 누설 전류, 큰 On 전류, 낮은 subthreshold swing 등의 전기적 특성을 만족시키기 위하여 현재 많은 연구가 이루어지고 있는, channel poly내에 trap density를 낮추기 위한 공정기술들 즉 저온 고상결정 성장법(solid phase growth : SPG), Si 이온 주입, laser annealing, hydrogenation 등 channel poly 형성 공정에 대해 논의하였다. TFT의 gate oxide로 사용될 여러 CVD oxide의 전기적 특성을 비교하였으며 또한 source-drain 형성공정 중 이온주입 dose, drain offset length, dopant의 lateral diffusion과 TFT의 전기적 특성과의 관계에 대하여 논하였다. To use polycrystalline Si Thin Film Transistor (poly-Si TFT) in high density SRAM instead of High Load Resistor (HLR), TFT is needed to show good electrical characteristics such as large carrier mobility, low leakage current, high driver current and low subthreshold swing. To satisfy these electrical characteristcs, the trap state density must be reduced in the channel poly. Technological issues pertinent to the channel poly fabrication process are investigated and discussed: They are solid phase growth (SPG), Si-ion implantation, laser annealing and hydrogenation. The electrical properties of several CVD oxides used as the gate oxide of TFT are compared. The dependence of the electrical characteristics of TFT on source-drain ion-implantation dose, drain offset length and dopant lateral diffusion are also described.