http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
열중량분석기를 적용한 탄소섬유/에폭시 복합재의 구성재 함유율 측정 기법
장정근 ( Jeong Keun Jang ),차재호 ( Jae Ho Cha ),이보미 ( Bo Mi Lee ),윤성호 ( Sung Ho Yoon ) 한국복합재료학회 2020 Composites research Vol.33 No.6
열중량분석기를 적용하여 탄소섬유/에폭시 복합재의 구성재 함유량을 평가하기 위한 측정기법을 제시하였다. 시험에 사용된 시료는 탄소섬유/에폭시 토우 프리프레그로 제작된 스트랜드 시편에서 채취하였으며 시간에 따른 시료의 무게 변화를 실시간으로 측정하였다. 또한 전자현미경을 이용하여 수지 제거 여부와 탄소섬유의 열손상 상태를 관찰하였다. 연구결과에 따르면 열중량분석기를 적용하면 기존의 머플로를 적용한 경우에 비해 소량의 시료에 대해서도 시험이 가능하며, 설정 온도와 노출 시간을 제어함으로써 구성재의 함유량을 효율적이고 정량적으로 평가할 수 있음을 알 수 있었다. We propose a measurement method for evaluating constituent contents of carbon fiber/epoxy composites through a thermogravimetric analyzer (TGA). The sample used in the test was taken from a strand specimen made of carbon fiber/epoxy tow prepreg, and the change in weight of the sample over time was measured in real time. Using a field emission scanning electron microscope (FE-SEM), we examine the thermal damage condition of the carbon fiber depending on whether resin was removed or not. We find that it was possible to test even a small amount of sample when using TGA vis-a-vis using a conventional muffle furnace. In addition, TGA enables the temperature and exposure time to be controlled, allowing the constituent contents of composite materials to be efficiently and quantitatively evaluated.
저면적 Mixed-radix MDC FFT 프로세서를 위한 효율적인 스케줄링 기법
장정근(Jeong Keun Jang),선우명훈(Myung Hoon Sunwoo) 대한전자공학회 2017 전자공학회논문지 Vol.54 No.7
본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다. This paper presents a high-throughput area-efficient mixed-radix fast Fourier transform (FFT) processor using the efficient scheduling schemes. The proposed FFT processor can support 64, 128, 256, and 512-point FFTs for orthogonal frequency division multiplexing (OFDM) systems, and can achieve a high throughput using mixed-radix algorithm and eight-parallel multipath delay commutator (MDC) architecture. This paper proposes new scheduling schemes to reduce the size of read-only memories (ROMs) and complex constant multipliers without increasing delay elements and computation cycles; thus, reducing the hardware complexity further. The proposed mixed-radix MDC FFT processor is designed and implemented using the Samsung 65nm complementary metal-oxide semiconductor (CMOS) technology. The experimental result shows that the area of the proposed FFT processor is 0.36 mm2. Furthermore, the proposed processor can achieve high throughput rates of up to 2.64 GSample/s at 330 MHz.