컴퓨터구조 : MI-MESI 쓰기-무효화 스누핑 캐쉬 일관성 유지 프로토콜

장성태(Jhang Seong Tae) 한국정보처리학회 1995 정보처리학회논문지 Vol.2 No.5

본 논문에서는 분리형 트랜잭션 버스를 기반으로한 다중 프로세서 환경하에서 MESI와 I-MESI 캐쉬 일관성 유지 프로토콜의 문제점을 개선한 MI-MESI 쓰기-무효화 스누핑 캐쉬 일관성 유지 프로토콜을 제시한다. 이 프로토콜에서 각 캐쉬 블럭은 여섯개의 캐쉬 상태 즉, Modified-shared, Invalid-by-other, Modified, Exclusive, Shared 및 Invalid 상태중의 하나를 유지하여, 기존의 MESI와 I-MESI 캐쉬 일관성 유지 프로토콜에서 발생하는 불필요한 메모리 모듈의 갱신과 메모리 모듈에서의 접근 충돌을 크게 줄여서 빠른 메모리 접근 시간을 제공할 수 있다. In this paper, we present MI-MESI write-invalidate snooping cache coherence protocol which addresses several significant drawbacks of MESI and I-MESI write-invalidate snooping cache coherence protocols under the split transaction bus based multiprocessor environment. In this protocol, each cache block maintains one of six cache states which represent Modified-shared, Invalid-by-other, Modified, Exclusive, Shared and Invalid states. By using these cache states, our protocol reduces both the access contention and unnecessary updates for the memory modules significantly, and thus providing the fast memory access time.

버스를 기반으로한 다중 프로세서 시스템을 위한 새로운 스누핑 캐쉬 일관성 프로토콜

장성태(Seong Tae Jhang),전주식(Chu Shik Jhon) 한국정보과학회 1993 한국정보과학회 학술발표논문집 Vol.20 No.2

본 논문에서는 분리형 트랜잭션 버스를 기반으로한 다중 프로세서 환경하에서 기존의 쓰기-무효화 스누핑 캐쉬 일관성 프로토콜들의 문제점들을 개선한 새로운 쓰기-무효화 스누핑 캐쉬 일관성 프로토콜인 MMESSII(Modified, Modified-shared, Exclusive, Shared-source, Shared, Invalid-by-other, Invalid) 캐쉬 프로토콜을 제시한다. MMESSII 캐쉬 프로토콜에서 각 캐쉬 블럭은 그 블럭을 가장 최근에 무효화시킨 프로세서 모듈을 명시하는 ID 정보를 유지한다. 각 캐쉬 블럭은 또한 두개의 갱신된 캐쉬 상태들(MODIFIED, MODIFIED-SHARED)과 한개의 배타적으로 유효한 캐쉬 상태(EXCLUSIVE), 두개의 공유된 캐쉬 상태들(SHARED-SOURCE, SHARED) 및 두개의 무효화된 캐쉬 상태들(INVALID-BY-OTHER, INVALID)로 구성된 7개의 캐쉬 상태중의 하나를 유지한다. MMESSII 캐쉬 프로토콜은 이러한 캐쉬 상태들과 ID 정보를 이용하여 메모리 모듈들과 시스템 버스에서의 접근 충돌의 횟수를 크게 줄이며, 빠른 캐쉬-대-캐쉬 응답을 제공한다.

MESI 캐쉬 일관성 유지 프로토콜의 성능 향상에 관한 연구

장성태(Seong Tae Jhang),김명주(Myuhng Joo Kim),전주식(Chu Shik Jhon) 한국정보과학회 1995 한국정보과학회 학술발표논문집 Vol.22 No.1

본 논문에서는 분리형 트랜잭션 버스를 기반으로한 다중 프로세서 환경하에서 MESI 캐쉬 일관성 유지 프로토콜의 문제점을 개선하기 위해 제시된 I-MESI 캐쉬 일관성 유지 프로토콜을 더욱 개선한 MI-MESI 쓰기-무효화 스누핑 캐쉬 일관성 유지 프로토콜을 제시한다. 본 논문을 통해 제시하는 MI-MESI 캐쉬 일관성 유지 프로토콜은 각 캐쉬 블럭을 위해 여섯개의 캐쉬 상태 즉, Modified-shared, Invalid-by-other, Modified, Exclusive, Shared 및 Invalid 상태를 유지하여, 기존의 MESI와 I-MESI 캐쉬 일관성 유지 프로토콜에서 발생하는 불필요한 메모리 모듈의 갱신과 메모리 모듈에서의 접근 충돌을 크게 줄여서 빠른 메모리 접근 시간을 제공할 수 있다.

분리형 트랜잭션 버스를 기반으로한 다중 프로세서 시스템을 위해 개선된 쓰기-무효화 스누핑 캐쉬 일관성유지 프로토콜

장성태(Jhang Seong Tae),전주식(Jhon Chu Shik) 한국정보과학회 1994 정보과학회논문지 Vol.21 No.1

본 논문에서는 분리형 트랜잭션 버스를 기반으로한 다중 프로세서 환경하에서 기존의 쓰기-무효화 스누핑 캐쉬 일관성 프로토콜들의 문제점들을 개선한 새로운 쓰기-무효화 스누핑 캐쉬 일관성 프로토콜인 MMESSII(Modified, Modified-shared, Exclusive, Shared-source, Shared, Invalid-by-other, Invalid) 캐쉬 프로토콜을 제시한다. MMESSII 캐쉬 프로토콜에서 각 캐쉬 블럭은 그 블럭을 가장 최근에 무효화 시킨 프로세서 모듈을 명시하는 ID 정보를 유지한다. 각 캐쉬 블럭은 또한 두개의 갱신된 캐쉬 상태들(MODI-FlED, MODIFIED-SHARED)과 한개의 배타적으로 유효한 캐쉬 상태(EXCLUSIVE), 두개의 공유된 캐쉬 상대들(SHARED-SOURCE, SHARED) 및 두개의 무효화된 캐쉬 상대들(INVALID-BY-OTHER, INVALID)로 구성된 7개의 캐쉬 상태중의 하나를 유지한다. MMESSII 캐쉬 프로토콜은 이러한 캐쉬 상태들과 ID 정보를 이용하여 메모리 모듈들과 시스템 버스에서의 접근 충돌의 횟수를 크게 줄이며, 빠른 캐쉬-대-캐쉬 응답을 제공한다. In this paper, we present a new write-invalidate snooping cache coherence protocol called MMESSII(Modified, Modified-shared, Exclusive, Shared-source, Shared, Invalid-by-other, Invalid) cache protocol which addresses several significant drawbacks of existing write-invalidate snooping cache coherence protocols under the split transaction bus based multiprocessor environment. In this protocol, each cache block maintains the ID information to identify the processor module that invalidated the block most recently. It also maintains one of seven cache states which consist of two updated states(MODIFIED, MODIFIED-SHARED), one exclusive state(EXCLUSIVE), two shared states(SHARED-SOURCE, SHARED) and two invalidated states(INVALID-BY-OTHER, INVALID). By using these states and the ID information, our protocol reduces the contention for both memory modules and system bus significantly, and also provides the fast cache-to-cache response.

이중 링 CC-NUMA 시스템에서 링 구조 변화에 따른 시스템 성능 분석

윤주범,장성태,전주식,Yun, Joo-Beom,Jhang, Seong-Tae,Jhon, Shik-Jhon 한국정보과학회 2002 정보과학회논문지 : 시스템 및 이론 Vol.29 No.2

NUMa 구조는 원격 메모리에 대한 접근이 불가피한 구조적 특성 때문에 상호 연결망이 시스템 성능을 좌우하는 큰 변수가 된다. 기존에 대중적으로 사용되던 버스는 물리적 확장성 및 대역폭에서 대규모 시스템을 구성하는데 한계를 보인다. 이를 대체하는 고속의 지점간 링크를 사용한 이중 링구조는 버스가 가지는 확장성 및 대역폭의 한계라는 단점을 개선하였으나, 많은 노드가 연결되는 경우에는 응답 지연시간이 증가하는 문제점을 가지고 있다. 본 논문에서는 스누핑 프로토콜이 적용된 이중 일 구조에서 노드개수 증가에 따른 응답지연시간 증가의 문제점을 보안하기 위해 코달 링 구조로의변화를 제안하고 이 구조에 효과적인 링크 제어기를 설계한다. 또한 확률 구동 시뮬레이터를통해 본 논문을 통해 제시한 코달 링 구조가 시스템의 성능 및 응답시간에 미치는 영향을 알아본다. Since NUMA architecture has to access remote memory an interconnection network determines the performance of CC-NUMA system Bus which has been used as a popular interconnection network has many limits to build a large-scale system because of the limited physical scalabilty and bandwidth Dual ring interconnection network composed of high speed point-to-point links is made up for resolving the defects of the bus for large-scale system But it also has a problem that the response latency is rapidly increased when many node are attached to snooping based CC-NUMA system with dual ring In this paper we propose a chordal ring architecture in order to overcome the problem of the dual ring on snooping based CC-NUMA system and design and efficient link controller adopted to this architecture. We also analyze the effects of chordal ring architecture on the system performance and the response latency by using probability driven simulator.

리피터 노드를 이용한 Scalable CC-NUMA 시스템

경진미,장성태,Kyoung, Jin-Mi,Jhang, Seong-Tae 한국정보과학회 2002 정보과학회논문지 : 시스템 및 이론 Vol.33 No.3

Since CC-NUMA architecture has to access remote memory, the interconnection network determines the performance of the CC-NUMA system. Bus which has been used as a popular interconnection network has many limits in a large-scale system because of the limited physical scalability and bandwidth. The dual ring interconnection network, composed of high-speed point-to-point links, is made to resolve the defects of the bus for the large-scale system. However, it also has a problem, in that the response latency is rapidly increased when many nodes are attached to the snooping based CC-NUMA system with the dual ring. In this paper, we propose a ring architecture with repeater nodes in order to overcome the problem of the dual ring on a snooping based CC-NUMA system, and design a repeater node adapted to this architecture. We will also analyze the effects of proposed architecture on the system performance and the response latency by using a probability-driven simulator. CC-NUMA구조에서는 원격 메모리에 대한 접근이 불가피한 구조적인 특성 때문에 상호 연결망이 성능을 좌우하는 큰 변수로 작용한다. 기존에 사용되는 버스는 대역폭의 한계와 물리적 확장성 때문에 대규모의 시스템에는 적합하지 않다. 이를 대체하는 고속의 지점간 링크를 도입한 이중 링 구조는 이러한 버스의 한계를 극복하고는 있지만 많은 노드를 거쳐야 하는 문제로 인해 응답 지연 시간이 증가하는 단점을 안고 있다. 본 논문에서는 요청과 응답 패킷의 지연 시간을 줄이는 방안으로 리피터 노드를 이용한 다중 링을 제안한다. 제안된 시스템은 링과 링 사이의 구조가 대칭형을 이루고 있어 요청을 내보내는 링을 제외한 다른 링의 hop수는 똑같은 수치를 갖고 있으며, 이중 링에 비해 최대의 hop수와 최소의 hop수의 차가 적고 평균 hop수 또한 적어 좋은 성능을 보인다. 본 논문에서는 또한 이러한 구조를 유지하기 위한 리피터 노드의 구조를 제안하며 리피터 노드의 구조와 노드의 확장에 따른 다양한 성능을 확률 구동 시뮬레이터를 사용하여 평가를 수행한다.

임베디드 시스템을 위한 MPEG-4 동영상 플레이어 구현

김수한,이명원,장성태,Kim, Soo-Han,Lee, Myeong-Won,Jhang, Seong-Tae 한국정보처리학회 2007 정보처리학회논문지D Vol.14 No.3

임베디드 시스템 기술 발전으로 차세대 컴퓨터로서 웨어러블 컴퓨터가 등장하게 되었다 아직까지 이러한 웨어러블 컴퓨터는 하드웨어와 소프트웨어 성능의 한계로 응용에 제한을 가지고 있다. 본 연구에서는 국내에서 개발한 임베디드 웨어러블 컴퓨터에서 멀티미디어 응용 서비스가 가능하도록 하는 MPEG-4 비디오 플레이어를 구현하였다. 본 논문은 ETRI에서 개발한 손목시계형 웨어러블 컴퓨터인 WPS(Wearable Personal Station) 상에서의 MPEG-4 동영상 플레이어 구현에 대해 기술한다. A wearable computer has appeared as the next generation computer with the development of embedded system technique in our country, although it has not been applicable well since the hardware and software capabilities are limited for multimedia service. We have implemented a MPEG-4 video player to provide with such multimedia application service using the embedded systems. This paper illustrates the development of MPEG-4 video player operating on the wearable computer named WPS(Wearable Personal Station), the wristwatch PC developed at ETRI.

CC - NUMA 시스템에서의 동기화 기법에 대한 성능 비교

문의선(Eui Sun Moon),장성태(Seong Tae Jhang),전주식(Chu Shik Jhon) 한국정보과학회 2000 정보과학회논문지 : 시스템 및 이론 Vol.27 No.4

동기화는 병렬 프로그램의 수행이 정확하게 이루어지도록 하기 위해 공유 데이타나 프로그램상의 임계구간(critical section)에 대해 배타적인 수행을 보장하는 것을 목적으로 한다. 배타적인 프로그램의 수행은 병렬 프로그램의 병렬성을 제한하므로 효율적인 동기화는 높은 성능의 병렬 프로그램 수행을 위해 반드시 필요하다. 이런 필요에 의해 응용 프로그램이나 시스템의 특성을 이용하여 동기화의 성능을 높이는 기법들이 고안되었다. 본 논문에서는 모의실험을 통해 캐시에 기반을 둔 NUMA(Non-Uniform Memory Access) 시스템에서 나타나는 기존 동기화의 비효율성을 분석하여 제시하고, 이 비효율성을 제거할 수 있는 Freeze&Melt 동기화 기법과의 성능을 비교한다. 제시된 결과를 통해 Test-and-Test&Set 동기화는 동기화 과정에서 발생하는 방송(broadcast) 작업에 의해 비효율이 발생하고, QOLB(Queue-On-Lock-Bit) 동기화는 공유 데이타나 임계구간을 수행할 프로세서의 순서가 미리 정해져 있다는 점에 의해 비효율이 발생함을 확인할 수 있다. 이와 같은 단점들을 극복하고자 제안된 Freeze&Melt 동기화를 이용하여 임계구간을 수행하기까지 대기하는 시간과 임계구간을 수행하는 시간을 줄이고, 클러스터간의 통신량(traffic)을 감소시킴으로써 성능의 향상을 이룰 수 있다. The main goal of synchronization is to guarantee exclusive access to shared data and critical sections, and then it makes parallel programs work correctly and reliably. Exclusive access restricts parallelism of parallel programs, therefor efficient synchronization is essential to achieve high performance in shared-memory parallel programs. Many techniques are devised for efficient synchronization, which utilize features of systems and applications. This paper shows the simulation results that existing synchronization methods have inefficiency under CC-NUMA(Cache Coherent Non-Uniform Memory Access) system, and then compares the performance of Freeze&Melt synchronization that can remove the inefficiency. The simulation results present that Test-and-Test&Set synchronization has inefficiency caused by broadcast operation and the pre-defined order of Queue-On-Lock-Bit (QOLB) synchronization to execute a critical section causes inefficiency. Freeze&Melt synchronization, which removes these inefficiencies, has performance gain by decreasing the waiting time to execute a critical section and the execution time of a critical section, and by reducing the traffic between clusters.

리피터 노드를 이용한 Scalable CC - NUMA 시스템

경진미(Jin Mi Kyoung),장성태(Seong Tae Jhang) 한국정보과학회 2002 정보과학회논문지 : 시스템 및 이론 Vol.29 No.9·10

CC-NUMA구조에서는 원격 메모리에 대한 접근이 불가피한 구조적인 특성 때문에 상호 연결망이 성능을 좌우하는 큰 변수로 작용한다. 기존에 사용되는 버스는 대역폭의 한계와 물리적 확장성 때문에 대규모의 시스템에는 적합하지 않다. 이를 대체하는 고속의 지점간 링크를 도입한 이중 링 구조는 이러한 버스의 한계를 극복하고는 있지만 많은 노드를 거쳐야 하는 문제로 인해 응답 지연 시간이 증가하는 단점을 안고 있다. 본 논문에서는 요청과 응답 패킷의 지연 시간을 줄이는 방안으로 리피터 노드를 이용한 다중 링을 제안한다. 제안된 시스템은 링과 링 사이의 구조가 대칭형을 이루고 있어 요청을 내보내는 링을 제외한 다른링의 hop수는 똑같은 수치를 갖고 있으며, 이중 링에 비해 최대의 hop수와 최소의 hop수의 차가 적고 평균 hop수 또한 적어 좋은 성능을 보인다. 본 논문에서는 또한 이러한 구조를 유지하기 위한 리피터 노드의 구조를 제안하며 리피터 노드의 구조와 노드의 확장에 따른 다양한 성능을 확률 구동 시뮬레이터를 사용하여 평가를 수행한다. Since CC-NUMA architecture has to access remote memory, the interconnection network determines the performance of the CC-NUMA system. Bus which has been used as a popular interconnection network has many limits in a large-scale system because of the limited physical scalability and bandwidth. The dual ring interconnection network, composed of high-speed point-to-point links, is made to resolve the defects of the bus for the large-scale system. However, it also has a problem, in that the response latency is rapidly increased when many nodes are attached to the snooping based CC-NUMA system with the dual ring. In this paper, we propose a ring architecture with repeater nodes in order to overcome the problem of the dual ring on a snooping based CC-NUMA system, and design a repeater node adapted to this architecture. We will also analyze the effects of proposed architecture on the system performance and the response latency by using a probability-driven simulator.

선택적 희생 캐쉬를 이용한 저전력 고성능 시스템 설계 방안

김철홍,심성훈,전주식,장성태,Kim Cheol Hong,Shim Sunghoon,Jhon Chu Shik,Jhang Seong Tae 한국정보과학회 2005 정보과학회논문지 : 시스템 및 이론 Vol.32 No.11

계층적 메모리 구조를 사용하는 시스템에서 상위 캐쉬의 적중률은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 시스템 설계 시 전력 효율성이 중요한 고려사항이 되고 있는 최근에는 전력 소모량이 많은 하위 캐쉬로의 접근을 줄이기 위해 상위 캐쉬의 적중률을 높이는 방안이 더욱 부각되고 있다. 본 논문에서는 선택적 희생 캐쉬를 이용하여 상위 캐쉬의 적중률을 높임으로써 저전력 고성능 시스템을 설계하는 방안을 제안하고자 한다. 희생 캐쉬는 직접 사상 1차 캐쉬에서의 충돌 미스로 인한 메모리 시스템의 성능 저하를 줄이기 위해 추가되는 모듈이다 제안하는 구조는 희생 캐쉬로의 데이타 할당 정책을 변형하여 재참조 가능성이 높은 데이타를 보다 오랜 시간동안 상위 캐쉬 내에 유지시킴으로써 상위 캐쉬의 적중률을 높이고, 이를 통해 접근 시간이 길고 전력 소모량이 많은 하위 캐쉬로의 접근 횟수를 줄이고자 한다. 참조 기반 희생 캐쉬는 1차 캐쉬에서 교체되는 데이타 중에서 프로세서에 의해 많이 참조되었던 데이타만을 골라서 할당한다. 교체 기반 희생 캐쉬는 1차 캐쉬에서 교체되는 데이타 중에서 충돌 미스가 자주 발생하는 위치에 할당되었던 데이타만을 골라서 할당한다. Wattch를 사용한 실험 결과 제안하는 구조는 기존의 희생 캐쉬 시스템보다 좋은 성능을 보일뿐 아니라, 전력 효율성도 높음을 알 수 있다. We propose a system aimed at achieving high energy-delay efficiency by using adaptive victim caches. Particularly, we investigate methods to improve the hit rates in the first level of memory hierarchy, which reduces the number of accesses to mort power consuming memory structures such as L2 cache. Victim cache is a memory element for reducing conflict misses in a direct-mapped L1 cache. We present two techniques to fill the victim cache with the blocks that have higher probability to be re-reqeusted by processor. Hit-based victim cache ks tilled with the blocks which were referenced frequently by processor. Replacement-based victim cache is filled with the blocks which were evicted from the sets where block replacements had happened frequently According to our simulations, replacement-based victim cache scheme outperforms the conventional victim cache scheme about $2\%$ on average and refutes the power consumption by up to $8\%$.