http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 이성만(Sungman Lee) (검색결과 11 건)
- 무료
- 기관 내 무료
- 유료
-
연판정 Reed-Solomon 리스트 디코딩을 위한 저복잡도 Interpolation 구조
이성만,박태근,Lee, Sungman,Park, Taegeun 대한전자공학회 2013 전자공학회논문지 Vol.49 No.11
Reed-Solomon(RS) 코드는 강력한 에러 정정 능력으로 널리 사용된다. 최근 제안된 RS 코드의 리스트 디코딩 알고리즘은 일반적인 디코더보다 더 큰 디코딩 반경을 가지며 하나 이상의 코드를 찾아낸다. 리스트 디코더는 복잡도가 매우 큰 Interpolation 단계를 포함하며 효율적인 하드웨어 설계가 필요하다. 본 논문에서는 연판정 RS 리스트 디코딩 알고리즘을 위한 효율적인 저복잡도 Interpolation 구조를 제안한다. 제안된 구조는 후보다항식의 Y 차수에 대해서는 병렬로 처리하며 X 차수에 대해서는 직렬로 처리한다. 후보다항식의 처리순서는 계수의 메모리사용의 효율성을 높이기 위하여 적응적으로 결정한다. 따라서 내부 저장공간이 최소화되며 메모리 구조와 접근이 단순해진다. 또한 제안된 구조는 각 모듈의 레이턴시가 유사하고 모듈간 스케쥴링을 최대한 중첩함으로써 높은 하드웨어 효율을 보여준다. 예제로써 (255, 239) RS 리스트 디코더를 설계하였으며 동부하이텍 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성하여 검증되었고 결과 최대 동작 주파수는 200MHz이고 게이트 수는 25.1K이다. Reed-Solomon (RS) codes are powerful error-correcting codes used in diverse applications. Recently, algebraic soft-decision decoding algorithm for RS codes that can correct the errors beyond the error correcting bound has been proposed. The algorithm requires very intensive computations for interpolation, therefore an efficient VLSI architecture, which is realizable in hardware with a moderate hardware complexity, is mandatory for various applications. In this paper, we propose an efficient architecture with low hardware complexity for interpolation in soft-decision list decoding of Reed-Solomon codes. The proposed architecture processes the candidate polynomial in such a way that the terms of X degrees are processed in serial and the terms of Y degrees are processed in parallel. The processing order of candidate polynomials adaptively changes to increase the efficiency of memory access for coefficients; this minimizes the internal registers and the number of memory accesses and simplifies the memory structure by combining and storing data in memory. Also, the proposed architecture shows high hardware efficiency, since each module is balanced in terms of latency and the modules are maximally overlapped in schedule. The proposed interpolation architecture for the (255, 239) RS list decoder is designed and synthesized using the DongbuHitek $0.18{\mu}m$ standard cell library, the number of gate counts is 25.1K and the maximum operating frequency is 200 MHz.
-
연판정 Reed-Solomon 리스트 디코딩을 위한 저복잡도 Interpolation 구조
이성만(Sungman Lee),박태근(Taegeun Park) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.3
Reed-Solomon(RS) 코드는 강력한 에러 정정 능력으로 널리 사용된다. 최근 제안된 RS 코드의 리스트 디코딩 알고리즘은 일반적인 디코더보다 더 큰 디코딩 반경을 가지며 하나 이상의 코드를 찾아낸다. 리스트 디코더는 복잡도가 매우 큰 Interpolation 단계를 포함하며 효율적인 하드웨어 설계가 필요하다. 본 논문에서는 연판정 RS 리스트 디코딩 알고리즘을 위한 효율적인 저복잡도 Interpolation 구조를 제안한다. 제안된 구조는 후보다항식의 Y 차수에 대해서는 병렬로 처리하며 X 차수에 대해서는 직렬로 처리한다. 후보다항식의 처리순서는 계수의 메모리사용의 효율성을 높이기 위하여 적응적으로 결정한다. 따라서 내부 저장공간이 최소화되며 메모리 구조와 접근이 단순해진다. 또한 제안된 구조는 각 모듈의 레이턴시가 유사하고 모듈간 스케쥴링을 최대한 중첩함으로써 높은 하드웨어 효율을 보여준다. 예제로써 (255, 239) RS 리스트 디코더를 설계하였으며 동부하이텍 0.18㎛ 표준 셀 라이브러리를 사용하여 합성하여 검증되었고 결과 최대 동작 주파수는 200MHz이고 게이트 수는 25.1K이다. Reed-Solomon (RS) codes are powerful error-correcting codes used in diverse applications. Recently, algebraic soft-decision decoding algorithm for RS codes that can correct the errors beyond the error correcting bound has been proposed. The algorithm requires very intensive computations for interpolation, therefore an efficient VLSI architecture, which is realizable in hardware with a moderate hardware complexity, is mandatory for various applications. In this paper, we propose an efficient architecture with low hardware complexity for interpolation in soft-decision list decoding of Reed-Solomon codes. The proposed architecture processes the candidate polynomial in such a way that the terms of X degrees are processed in serial and the terms of Y degrees are processed in parallel. The processing order of candidate polynomials adaptively changes to increase the efficiency of memory access for coefficients; this minimizes the internal registers and the number of memory accesses and simplifies the memory structure by combining and storing data in memory. Also, the proposed architecture shows high hardware efficiency, since each module is balanced in terms of latency and the modules are maximally overlapped in schedule. The proposed interpolation architecture for the (255, 239) RS list decoder is designed and synthesized using the DongbuHitek 0.18㎛ standard cell library, the number of gate counts is 25.1K and the maximum operating frequency is 200 MHz.
-
Thermal behavior of Graphite and Si anode for lithium-ion batteries
SungMan Lee(이성만),YoonSoo Park(박윤수) 한국자동차공학회 2012 한국자동차공학회 부문종합 학술대회 Vol.2012 No.5
The thermal reactivity of graphite and silicon anode materials at elevated temperature is investigated by differential scanning calorimetry (DSC). For DSC measurements, lithiated Graphite and Si anodes are heated in a hermetically sealed high-pressure pan with a polyvinylidene fluoride (PVDF) binder and a 1 M LiPF6 solution in an ethylene carbonate (EC)-diethyl carbonate (DEC) mixture. It is founded that the particle size has a strong influence on the thermal stability of the lithiated graphite and silicon anodes. The heat generation due to the solid electrolyte interface (SEI) decomposition increases with decreasing the particle size. The onset temperatures for exothermic reactions after initial SEI decomposition appear to be lower for electrodes with smaller particle sizes. Carbon coating on the spherical natural graphite also enhances the thermal stability of the natural graphite electrode.
-
-
H.264/AVC를 위한 디블록킹 필터의 효율적인 VLSI 구조
이성만(Sungman Lee),박태근(Taegeun Park) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.7
디블록킹 필터는 H.264/AVC의 디코딩 과정에서 생기는 블록 왜곡 현상을 없애주고 압축율을 높여준다. 하지만 디블록킹 필터는 디코더에서 1/3의 계산 량을 차지할 만큼 계산 량이 많아 이를 위한 효율적인 하드웨어 설계가 필요하다. 본 논문에서는 적절한 메모리 구조를 사용하여 데이터의 재사용을 높이고, 두 개의 필터를 사용하여 성능을 개선한 디블록킹 필터의 구조를 제안한다. 제안된 구조는 적은 초기화 클럭 이후 두 개의 필터가 동시에 동작하여 데이터가 준비되는 대로 필터링을 수행하여 처리량을 높이고, 외부메모리의 참조를 최소화한다. 제안된 구조는 하나의 매크로블록을 필터링하는 데에 96클럭이 소요되며. 동부아남 0.18㎛ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 200㎒이다. The deblocking filter in the H.264/AVC video coding standard helps to reduce the blocking artifacts produced in the decoding process. But it consumes one third of the computational complexity in H.624/AVC decoder, which advocates an efficient design of a hardware accelerator for filtering. This paper proposes an architecture of deblocking filter using two filters and some registers for data reuse. Our architecture improves the throughput and minimize the number of external memory access by increasing data reuse. After initialization, two filters are able to perform filtering operation simultaneously. It takes only 96 clocks to complete filtering for one macroblock. We design and synthesis our architecture using Dongbuanam 0.18㎛ standard cell library and the maximum clock frequency is 200㎒.
-
연판정 Reed-Solomon 리스트 디코딩의 Factorization을 위한 효율적인 VLSI 구조
이성만(Sungman Lee),박태근(Taeguen Park) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.11
Reed-Solomon(RS) 코드는 강력한 에러 정정 능력으로 널리 사용된다. 최근 Sudan에 의해 Reed-Solomon 코드의 리스트 디코딩 알고리즘이 정립되었다. 리스트 디코더는 일반적인 디코더보다 더 큰 디코딩 반경을 가지며 하나 이상의 코드를 찾아낸다. 리스트 디코더는 복잡도와 latency가 매우 큰 Interpolation 과 Factorization 단계를 포함하므로 효율적인 하드웨어 설계가 필요하다. Factorization 은 latency가 매 단계마다 변하는 특성을 가져 복잡도가 높으며, 하드웨어 효율 저하의 문제가 발생한다. 본 논문에서는 하드웨어의 재사용을 높인 구조와 알고리즘의 효율적인 처리 스케쥴을 제안한다. 제안한 구조는 각 단계를 작은 단위의 R-MAC 유닛으로 나누어 매 단계마다 하드웨어를 재구성하여 처리함으로서 높은 하드웨어 효율과 효율적인 메모리 구조를 통해 복잡도가 낮은 순차처리를 적용하면서도 높은 처리량을 보이며, 여러 가지 어플리케이션에 적용가능하다. 제안한 구조는 동부 아남 0.18?㎛ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 330㎒이다. Reed-Solomon (RS) codes are the most widely used error correcting codes in digital communications and data storage. Recently, Sudan found algorithm of list decoder for RS codes. List decoder has larger decoding radius than conventional hard-decision decoding algorithms and return more than one candidate polynomial. But, the algorithm includes interpolation and factorization step that demand massive computations. In this paper, an efficient architecture and processing schedule are proposed. The architecture consists of R-MAC, memories, and control unit. The R-MAC computes both of RC and PU steps that are main part of the factorization algorithm. The proposed architecture can achieve higher hardware utilization efficiency (HUE) and throughput by using efficient processing schedule and memory architecture. Also, the architecture can be designed flexibly with scalability for various applications. We design and synthesize our architecture using Dongbu-Anam 0.18?㎛ standard cell library and the maximum clock frequency is 330㎒.
-
-
-
DME를 연료로 하는 커먼레일 디젤 엔진의 연소와 배기 특성에 미치는 분사압력과 EGR의 영향
정재우(Jaewoo Chung),강정호(Jungho Kang),이성만(Sungman Lee),김현철(Hyunchul Kim),강우(Woo Kang) 한국자동차공학회 2006 한국 자동차공학회논문집 Vol.14 No.4
In this study, the effect of EGR and fuel injection pressure on the characteristics of combustion and emission performance of the common-rail diesel engine is investigated using DME fuel as a smoke-free alternative fuel. Because the heating value and density of DME fuel are lower than those of diesel fuel, the injection duration of the DME engine is relatively longer than the injection duration of the diesel engine with the same injection pressure. However, the higher injection pressure can shorten the injection duration for the DME engine. Although the smoke level of the DME engine is much lower than that of the diesel engine, the NOx is at a level similar to that of the diesel engine. As a proposed solution for this, the EGR technique is empirically applied to the DME engine.<br/> In the experiments, the injection pressure was changed from 200bar to 400bar, and the EGR rate was limited under 40%. With the same injection timing and fuel amount, the experiment results indicated that the increase of injection pressure led to the increase of IMEP while decreasing HC and CO emissions. However, the NOx emission tends to increase as the injection pressure becomes higher. On the other hand, as the EGR rate was increased, NOx emission and A/F were reduced while the HC and CO emissions were increased. Because HC and CO emissions have the critical A/F point where the emissions of HC and CO are rapidly increased, it is proposed that the EGR rate must be limited under the critical EGR rate.
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
