Rebound Sorter의 Simulator에 관한 연구

尹志憲 영남이공대학 1993 論文集 Vol.22 No.-

Sorting is defined as the process of rearranging a sequence of data in ascending or descending order and is very important in data processing because of consuming over 25% of computing time. Several efficient algorithms capable of reducing the sorting time have been proposed. Hardware sorters implementing the sequence of comparision and mow steps required by an efficient sorting algorithms in hardware have been developed for lightening the burden of the CPU in general purpose computers. Rebound sorter composed of the stack of the steering unite is suitable for a hardware implementation of the odd-even Irarnpx ition sorting algorithm. Sorting time of rebound sorter can be completely overlapped with input and output When sorter operating pipeline-fashion, output time of a sequence of N-record is also overlapped with input time of another sequence of N. record. In this study, a simulator for the operation of rebound sorter that. is a kind of hardware sorter is written in C programming language.

확장형 VLSI 리바운드 정렬기의 설계

윤지헌,안병철,Yun, Ji-Heon,Ahn, Byoung-Chul 한국정보처리학회 1995 정보처리논문지 Vol.2 No.3

시간 복잡도가 O(Ν)인 고집적 회로(VLSI)의 병렬 정렬기 설계에 관한 논문이다. 발표된 빠른 VLSI 정렬 알고리즘은 Ν개의 데이타를 정렬하기 위해 O(log Ν)시간 복 잡도를 가지고 있다. 그러나 이러한 알고리즘은 입출력 시간을 고려하지 않고, 복잡 한 네트워크 구조를 가지므로 확장이나 실용화하기 힘들다. 입출력 시간이 포함된 병 렬 정렬 알고리즘들의 칩면적과 시간 복잡도를 분석한 후 가장 효과적인 rebound sort 이론을 확장하여 VLSI로 구현한다. 이 리바운드 정렬기는 파이프라인으로 구성하여 O(Ν)의 시간 복잡도를 가지며 한 개의 칩에 8개의 16비트 레코드를 정렬할 수 있다. 그리고 이 정렬 칩은 확장성을 가지고 있어 수직으로 연결할 경우 8개 이상의 레코드 를 정렬할 수 있다. This paper presents an improved VLSI implementation of a parallel sorter to achieve O(Ν) time complexity. Many fast VLSI sort algorithms have been proposed for sorting N elements in O(log Ν) time. However, most such algorithms proposed have complex network structure without considering data input and output time. They are also very difficult to expand or to use in real applications. After analyzing the chip area and time complexity of several parallel sort algorithms with overlapping data input and output time, the most effective algorithm, the rebound sort algorithm, is implemented in VLSI with some improvements. To achieve O(Ν) time complexity, an improved rebound sorter is able to sort 8 16-bits records on a chip. And it is possible to sort more than 8 records by connecting chips in a chain vertically.

디스크 스케줄링 방법과 RAIN level에 따른 디스크 엑세스 성능 분석

윤지헌 영남이공대학 2002 論文集 Vol.31 No.-

For some decades, processing speed of microprocessors has been grown up 40% to 60% in a year, memory capacity has been grown up 4 times every 2 or 3 years, and disk storage capacity has increased tremendously. But, disk access time has been improved only about 7% per year, and this leads to I/O crisis. For higher performance needed to relieve the I/O bottleneck and to provide greater storage capacities for data intensive applications, disk array using inexpensive disks appeared. In this study, the performances of disk access were compared for the methods of disk scheduling FCFS, SSTF, SCAN and CVSCAN, and RAID levels 0, 4, 5. The results were simulated with Berkeley raidSim simulator.

效率的인 한글 符號에 관한 硏究(Ⅱ)

尹志憲 영남이공대학 1984 論文集 Vol.13 No.-

Because of special characteristics of Korean character, the files of Korean data, that had not processed any other conversion, couldn't sort out for dictionary order of Korean. In the prior report, the codes that have two kinds of vowel which one has not the last consonant, the other has the last consonant in Korean character, were offered. Using this offered code in the prior report, it is able to sort out for dictionary order of Korean without "gather-writing" edition. In this paper, the algorithm for input conversion and "gather-writing" edition using offered code is processed.

PC에서 數値計算의 誤差에 關한 考察

尹志憲 영남이공대학 1988 論文集 Vol.17 No.-

This paper introduces errors generated by hardware architecture in personal computer and by software used for problem solving. The errors in accuracy never occur in calculation for fixed-point number, but for floating-point number, occur several kinds of errors like truncation, number system conversion and roundoff error. And the errors for floating-point number are differed in according to software used. In this paper, the errors in GW-BASIC and IBM S/36 FORTRAN were compared. From these results, it is observed that the accuracy in GW-I3ASIC is better than that of IBM S/36 because of the method of number representation and the method of roundoff process in the result of calculation.

CMOS-Ic를 使用한 3値 Exclusive-OR回路의 構成

尹志憲 영남이공대학 1983 論文集 Vol.12 No.-

This paper gives a definition of the ternary Exclusive-OR logic function from the concept of binary Exclusive-OR, that is, if two inputs are equal, the output is "0" state, and the other states are ORed. The logic expression of ternary Exclusive-OR is simplified using the standard form of the special sum of products. Figure 7 shows that the output waveform coincides with the function of ternary Exclusive-OR logic. This circuit was composed of CMOS-ICs only, and if it is fabricated in integrated circuit, it is useful for other ternary logic circuits.

PDP-11 FORTRAN Ⅳ에서의 INTEGER*4 定數 表現方法에 關하여

尹志憲 영남이공대학 1980 論文集 Vol.9 No.-

There are occasions when it is necessary to have the computer represent constants and/or variables in the double integer INTEGER*4. Generally, INTEGER*4 in FORTRAN Ⅳ languages is permitted on almost all computer systems with the exception of POP-11 series. In POP-Ⅱ FORTRAN If, an INTEGERs4 declaration allocates two words, which are limited to the values under ±2^(15); furthermore, INTEGER*4 constants over ±2^(15) are not permitted for input or output. This paper presents the method to convert the input string of INTEGER*4 constants into internal representation and its internal representation into output string by means of the shift-control. This shift-control method allows more than two words to be used to present integer constants.

리눅스에서 한글 인터페이싱

윤지헌,변정용,최송목 한국정보처리학회 1999 정보처리학회지 Vol.6 No.6

N/A

CAD : 확장형 VLSI 리바운드 정렬기의 설계

윤지헌(Yun Ji Heon),안병철(Ahn Byoung Chul) 한국정보처리학회 1995 정보처리학회논문지 Vol.2 No.3

시간 복잡도가 O(N)인 고집적 회로(VLSI)의 병렬 정렬기 설계에 관한 논문이다. 발표된 빠른 VLSI 정렬 알고리즘은 N개의 데이타를 정렬하기 위해 O(log N) 시간 복잡도를 가지고 있다. 그러나 이러한 알고리즘은 입출력 시간을 고려하지 않고, 복잡한 네트워크 구조를 가지므로 확장이나 실용화하기 힘들다. 입출력 시간이 포함된 병렬 정렬 알고리즘들의 칩면적과 시간 복잡도를 분석한 후 가장 효과적인 rebound sort이론을 확장하여 VLSI로 구현한다. 이 리바운드 정렬기는 파이프라인으로 구성하여 O(N)의 시간 복잡도를 가지며 한 개의 칩에 8개의 16비트 레코드를 정렬할 수 있다. 그리고 이 정렬 칩은 확장성을 가지고 있어 수직으로 연결할 경우 8개 이상의 레코드를 정렬할 수 있다. This paper presents an improved VLSI implementation of a parallel sorter to achieve O(N) time complexity. Many fast VLSI sort algorithms have been proposed for sorting N elements in O(log N) time. However, most such algorithms proposed have complex network structure without considering data input and output time. They are also very difficult to expand or to use in real applications. After analyzing the chip area and time complexity of several parallel sort algorithms with overlapping data input and output time, the most effective algorithm, the rebound sort algorithm, is implemented in VLSI with some improvements. To achieve O(N) time complexity, an improved rebound sorter is able to sort 8 16-bits records on a chip. And it is possible to sort more than 8 records by connecting chips in a chain vertically.

유니코드3.0 한자 입력시스템

윤지헌(Zi-heon Yoon),변정용(Jung-yong Byun) 한국정보과학회 2000 한국정보과학회 학술발표논문집 Vol.27 No.1B

인터넷의 급속한 보급은 인간 생활의 많은 부분을 바꾸어 놓고있는데, 가장 대표적인 예로 전자상거래와 온라인 문서를 들 수 있다. 전자상거래와 온라인 문서는 과거 자국의 문자위주 PC통신상에서만 이루어지고 있었지만 현재는 대부분이 인터넷과 연동되어있다. 따라서 전자상거래와 온라인 문서 등을 전세계 사람들이 이용하기 위해서 만국 공통의 코드가 필요하게 되었다. 이러한 요구로 IS010646 코드가 제정되고 발전하여 현재의 유니코드3.0에 이르게 되었다. 유니코드3.0에는 세계각국의 문자가 포함되어있고, 한국, 중국, 일본 등 한자문화권에서 공통적으로 많이 사용하는 한자 2만7천여자도 포함되어있다. 이것은 과거 국내 표준인 완성형 한자 4천8백여자와 비교하면 무척 많은 양이라 할 수 있다. 이러한 유니코드의 출현으로 국내외의 고문헌과 법전 등의 한자가 포함된 각종 문서를 인터넷상에서 제공할 수 있지만, 현재 유니코드 한자를 입력하기위한 방법은 MS Word2000의 한자 입력기만 있고 다른 운영체제나 인터넷 환경에서는 거의 전무한 상태이다. 본 논문에서는 운영체제에 독립적으로 작동하는 유니코드 한자입력시스템에 관하여 연구 개발하였다.