개별 공진기의 EM 조정을 통한 SIR로 구성된 대역 여파기의 설계

양승식,염경환,Yang, Seong-Sik,Yeom, Kyung-Whan 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.7

SIR(Stepped Impedance Resonator) 공진기로 구성된 대역 여파기는 특히 높은 주파수에서 fringing capacitance와 step 임피던스 불연속 영향으로 설계와 다른 왜곡된 주파수 응답을 가진다. 본 논문은 EM(Electromagnetic) 시뮬레이션을 통해 fringing capacitance와 step 임피던스 불연속 영향을 보상하는 절차를 보였다. 이 방법은 여파기에서 개별 공진기의 결합 전송선 및 결합 전송선을 연결하는 전송 선로를 체계적으로 조정하는 절차이며, 각 공진기 조정 후 제 결합하면 더 이상의 추가 조정을 요구하지 않는다. 또한, 본 방법의 타당성을 보이기 위하여 설계된 5단 SIR 여파기를 제작하여 EM 시뮬레이션 결과와 비교함으로써 방법의 타당성을 보였다. In SIR filter, fringing capacitances and discontinuities yield a distorted frequency response from those expected by design formulas, especially in higher frequencies. In this paper, a procedure is presented in order to compensate for fringing capacitances and step impedance discontinuities by EM simulation for a 5th order SIR filter. This method propose the procedure of tuning the coupling and the length of individual resonator by EM simulation. For the filter composed by the tuned resonators, no further tuning is required. The procedure is experimentally justified by comparing the measured data of the fabricated filter with the simulation results.

팬데믹 시대의 롤러코스터 연수

양승식 관훈클럽 2022 관훈저널 Vol.- No.164

PLL 주파수 합성기를 이용한 새로운 주파수 변조 회로 설계 및 제작

양승식,이종환,염경환 한국전자파학회 2004 한국전자파학회논문지 Vol.15 No.6

이 논문은 PLL주파수 합성기의 루프 대역폭보다 높은 주파수에서 낮은 주파수까지 변화하는 신호에 대한 주파수 변조가 일정한 최대 주파수 편이를 갖도록 하는 단순하면서도 저가의 새로운 주파수 변조회로를 소개하였다. 이 주파수 변조회로는 PLL 안에서의 주파수에 따른 루프 필터의 궤환량을 보상하도록 설계되었고 최대주파수 편이값 조절과 루프와의 상호 간섭을 제거할 수 있도록 설계되었다. 또한 기존의 스펙트럼 분석기로 $\Delta$f(최대 주파수 편이)또는 $\beta$(변조 지수)를 측정하는 방법은 협대역 주파수 변조에서만 유용하여 광대역 주파수에서 측정할 수 있도록 새로운 측정방법을 제안하고 변조 신호 발생기를 이용하여 정확성을 확인하였다. 이런 한 방법으로 설계하여 제작한 회로를 측정하여 기대한 일정한 최대 주파수 편이를 가지는 것을 확인하였다. In this paper, using phase locked loop(PLL) synthesizer, we introduce a novel but simple and low cost frequency modulation(FM) circuit of a flat peak frequency deviation fur modulation signal whose frequency covers from outside to inside of the loop-bandwidth of PLL. The FM circuit was basically designed to compensate an amount of feedback of the loop filter in PLL. The circuit also includes the capability of the adjustment of peak frequency deviation and of blocking the intereference with the loop filter. The designed circuit was successfully implemented and showed the flat frequency deviation as expected in the design. In addition, the novel measurement method of the wideband FM modulation index is suggested verified With the suggest measurement, it can be successfully shown the designed circuit has the expected frequency deviation.

측정을 통한 PIN 다이오드 대신호 모델 구축 기법

양승식(Seong-Sik Yang),염경환(Kyung-Whan Yeom) 한국전자파학회 2009 한국전자파학회논문지 Vol.20 No.1

본 논문에서는 PIN 다이오드 대신호 모델을 제시하였고, 대신호 모델의 각 파라미터 측정 방법을 보였다. 이 파라미터들을 일정한 값을 가지는 소자와 다이오드 접합(junction) 전압에 의존하는 소자로 분류하고, ADS(Advanced Designed System)에서 일정한 값을 가지는 소자는 집중소자로, 접합 전압에 의존하는 소자는 SDD(Symbolically Defined Devices)로 구현하였다. 이렇게 구현된 PIN 다이오드 대신호 모델은 간단한 DC, AC 및 S-파라미터 시뮬레이션뿐만 아니라 Transient 및 HB(Harmonic Balance) 시뮬레이션도 가능하다. 본 논문에서 제시한 PIN 다이오드 대신호 모델의 타당성을 보이기 위해서 감쇄기 및 리미터의 측정값이 제시한 PIN 다이오드 모델 시뮬레이션 결과와 일치함을 보였다. In this paper, we introduced the large signal model of a PIN diode and presented the measurement methods for each parameter of the large signal model. The elements of the PIN diode model are classified into the elements with a constant value and the elements depending on the junction voltage. We implemented the constant elements by lumped elements and the voltage-dependent elements by a SDD in ADS. The developed large signal model was successfully worked with various circuit simulations, such as simple DC, AC, S-parameter, Transient, and HB simulations. In order to verify the developed large signal model, we compared that the measured results of a limiter and a attenuator with the simulated results using the PIN diode model, which are in good agreement.

특허인용정보를 활용을 통한 AI응용기술(블록체인)의 경제적 수명 주기 예측에 대한 연구

양승식(Seungsik Yang),윤철희(Yoon Cholhee) 한국정보기술학회 2023 Proceedings of KIIT Conference Vol.2023 No.6

개별 공진기의 EM 시뮬레이션에 기초한 새로운 직접결합 대역여파기 설계 방법

양승식(Seong-Sik Yang),염경환(Kyung-Whan Yeom) 한국전자파학회 2009 한국전자파학회논문지 Vol.20 No.4

이상적인 전송선을 가정하고 도출된 여파기 설계 공식에 의하여 대역여파기를 설계할 경우, 제작된 여파기는 중심 주파수의 이동 및 주파수 특성의 왜곡을 발생시키며, 주파수가 높아질수록 심각한 문제를 야기한다. 이를 해결하기 위하여 본 논문에서는 개별 공진기의 EM(Electro-Magnetic) 시뮬레이션을 기초로 한 새로운 여파기 설계 방법을 제안하였다. 이 방법은 여파기를 개별 공진기로 분리하고, EM 시뮬레이션을 통해 개별 공진기의 리액턴스(reactance) 기울기 및 인버터 상수와 같은 여파기 설계 파라미터를 추출한 후, 이것이 인버터와 리액턴스 기울기로 구성된 인버터-기준형 설계치와 같도록 조정하는 것이다. 이와 같이 조정된 공진기를 조합하여 구성된 여파기는 별도의 조정 없이 목적한 설계치를 만족하게 된다. EM 시뮬레이션 시 이미 선로의 분산(dispersion) 및 불연속(discontinuity) 효과를 고려하였기 때문에 더 이상의 조정이 필요 없으며, 이 방법은 인버터-기준형으로 환원되는 대부분의 여파기에 적용 가능하다. 본 논문에서는 5단 SIR 여파기를 예로 들어 여파기 설계의 전반적인 과정을 설명하였고, 평행결합선로 여파기(parallel coupled line filter) 및 hair-pin 여파기에 확장 적용한 예를 보여 이 방법의 타당성을 보였다. The BPF designed by the formula based on strip line shows the center frequency shift and distortion in filter response and this becomes more significant with higher frequency. In this paper, the novel design based on EM simulation is proposed. In the design, the filter is decomposed into individual resonators and, for each resonator, the reactance slope and the inverter values are measured and tuned to desired design values for a inverter BPF prototype. The filter composed with such resonators shows the desired filter response without further tuning. This is because possible effects of discontinuities and dispersion are included in the filter parameter extraction. The method can generally apply to all filters that can be transformed into inverter BPF prototype. The procedure is verified by designing a 5th-order SIR filter and quite general to adapt into the design of a parallel coupled line filter, and hair-pin filter.

무 손실 2-포트 회로의 인버터를 사용한 등가회로 및 응용

양승식(Seong-Sik Yang),염경환(Kyung-Whan Yeom) 한국전자파학회 2008 한국전자파학회논문지 Vol.19 No.7

임피던스 인버터 및 어드미턴스 인버터는 마이크로파 여파기 설계에 자주 사용되는 개념적인 소자이다. 본 논문에서는 일반적 무 손실 2-포트 회로의 인버터를 사용한 등가회로를 제시하였다. 이 방법은 기존의 방법과 달리 무손실 2-포트 회로의 z- 또는 y-파라미터를 알 경우, 이를 이용하여 용이하게 나타낼 수 있다. 이 방법을 평행 결합 선로(parallel coupled line) 및 비평행 결합 선로(anti-parallel coupled line)에 적용하고, 기존의 등가회로에 대하여 비교 검토하였다. 또한, 마이크로스트립 평행 결합 선로 여파기는 설계된 여파기에 대해 주파수 응답의 왜곡을 발생시키게 되는데, 이를 보상하기 위하여 알려진 기존 결과들과 본 논문의 유도 결과를 비교 검토하였다. 평행 결합 선로 여파기 설계시 제시된 등가회로는 기존 등가회로와의 차이로 여파기 설계에 특이성을 보이게 된다. 본 논문에서는 제시된 등가회로에 대한 설계 방법을 제시하고, 기존의 연구 결과와 비교하여 제시된 방법이 보다 정확한 결과를 주는 것을 보였다. Impedance or admittance inverter is a conceptual 2-port device frequently used in microwave filter design. In this paper, the equivalent circuit using inverter for general lossless 2-port circuit is presented. Our equivalent circuit can be directly and easily represented with z- or y-parameters compared with the conventional methods. Based on the representation, the derived results for various coupled lines such as parallel coupled line and anti-parallel coupled lines are compared ours. In addition, the results of other workers for improvement of the distortion in frequency response of microstrip coupled line filter are derived using our representation and compared. The proposed equivalent circuit shows the difference with conventional equivalent circuit so the conventional design method can not be applied to parallel coupled line filter with our representation. So in this paper the novel design method is proposed and we showed the method yields more accurate design results.

밀리미터파 탐색기를 위한 Ka-대역 수신기 모듈의 설계 및 제작

양승식(Seong Sik Yang),임주현(Ju Hyun Lim),송성찬(Sung Chan Song) 대한전자공학회 2012 電子工學會論文誌-TC (Telecommunications) Vol.49 No.1

본 논문에서는 밀리미터파 탐색기에 사용되는 Ka-대역 수신기 모듈 설계 및 제작 기법을 제시하였다. 수신기 모듈은 안테나 연결을 위한 도파관, 순환기(Circulator) 및 모드 변환기, 수신기 보호를 위한 리미터 및 이득 제어 증폭기를 포함한다. 또한 모노 펄스 수신을 위한 합, 고각 및 방위각 채널로 구성되며 재밍 신호 확인을 위한 SLB(Sidelobe Blankin) 채널로 구성된다. 본 논문에서는 ADC(Analog to Digital Converter)의 비선형 특성에 따른 수신기 이득 및 이득 제어 범위를 분석하고, 넓은 수신기 동작 영역을 가지도록 설계되었다. 제작된 Ka-대역 수신기 측정 결과, 주파수 대역은 1 GHz, 잡음 지수는 8.2 dB 이하, 이득은 66±2 dB, 동적 영역은 136 dB, 이득 제어 86 dB 이상, 채널간 격리도 36 dB 이상이다. In this paper, we introduced the design technique about a Ka band receive module for millimeter wave seekers. The receiver module consists of a waveguide, circulator and transition for antenna connection, and a limiter and gain control amplifier for receiver protection. This module is comprised of a sum, azimuth and elevation channel for receiving monopules signal, and a SLB channel for the acquisition of jamming signal. In this paper, receiver gain and range of gain control dependent on ADC nonlinear characteristic was analyzed and designed for wide dynamic range receive. In the test result of the fabricated Ka-band receive, the frequency band is 1 GHz, the noise figure is as low as 8.2 dB, the gain is 66±2 dB, the dynamic range is 136 dB, the gain congtrol is more than 86 dB, the channel isolation is more than 36 dB.

밀리미터파 탐색기용 Ka 대역 능동 PIN 다이오드 리미터 설계 및 제작

양승식(Seong-Sik Yang),임주현(Ju-Hyun Lim),나영진(Young-Jin Na) 한국전자파학회 2012 한국전자파학회논문지 Vol.23 No.2

본 논문에서는 밀리미터파 탐색기의 수신기 보호용으로 사용할 낮은 누설 전력을 가지는 Ka 대역 능동 리미터 설계 및 제작 기법을 설명하였다. 낮은 누설 전력을 구현하기 위해서 송신 펄스 주기 신호와 입력 전력의 크기에 따라 리미터를 제어할 수 있는 능동 리미터 제어 회로를 제안하였다. 능동 리미터는 전형적인 2단 수동 리미터에 방향성 결합기, 검파기, 연산 증폭기 및 과전류 보호용 저항으로 구성된 궤환 회로로 구성되어진다. 제작된 Ka 대역 능동 리미터 측정 결과, 주파수 대역은 1 GHz, 약 신호 시 삽입 손실은 3.5 dB 이하, 능동 제어 시 최대 감쇄량 46 dB, 4 W RF 입력 시 정상 누설 전력은 ―7.5 dBm을 보였다. In this paper, we explained the design technique about Ka-band active limiter for protecting the receiver of a millimeter wave seeker. To implement low flat leakage power, we proposed the control circuit of active limiter to control limiter voltage with PRF(Pulse Repetition Frequency) signal and input power. This active limiter consisted of the conventional 2 stage passive limiter, a feedback circuit with a directional coupler, detector, non-inverting amplifier and over-current protection resistance. As the test result of the fabricated Ka-band limiter, it had 1 GHz bandwidth, 3.5 dB insertion loss at the small input power and ―7.5 dBm flat leakage at the 4 W RF input power, respectively.

저 손실을 갖는 CBFGCPW-Microstrip 천이 구조의 해석 및 MIC 모듈 집적화에 응용

임주현,양승식,염경환,Lim, Ju-Hyun,Yang, Seong-Sik,Yeom, Kyung-Whan 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.7

일반적으로 MIC(Microwave Integrated Circuit) 집적 회로의 경우, 조립 및 개별 측정 그리고 수리의 용이성을 위하여 기능별로 마이크로웨이브 회로가 장착된 캐리어를 이용하여 조립되게 되는데, 캐리어 모듈간의 연결시 마이크로스트립으로 구성된 회로를 와이어 본딩으로 직접 연결할 경우, 캐리어에 의한 깊이와 간격에 따라 주파수가 높아질수록 부정합에 의한 삽입 손실은 커지게 된다. 반면 CPW의 경우 전자계가 윗면에 주로 형성되어 있어 이를 통하여 연결할 경우 캐리어 깊이의 영향을 적게 받아 낮은 삽입 손실을 가져올 수 있다. 따라서 본 논문에서 MIC 캐리어 연결시 적용 가능한 저 손실을 갖는 CBFGCPW(Conductor Backed Finite Ground CPW)-microstrip 천이 구조를 제안하고 해석하였다. Generally, carriers on which microwave circuits are mounted are used as building blocks of MIC module for the convenience of MIC assembly and the unit module characterization. However the interconnection of the microstrip-based carriers by wire bonding causes the serious problem of mismatch and results in the higher insertion loss as frequency becomes higher. The gap and the depth between carriers are considered as the main reason of the degradation. The CPW can be the solution to cope with such problem considering its field are dominantly concentrated on the top plane. In this paper, we propose and demonstrate the CBFGCPW to microstrip transition with the low insertion loss that can be applied without causing the MIC carrier interconnection problem.