http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
손상우 ( Sang-woo Son ),김문기 ( Mun-gi Kim ),이병호 ( Byung-ho Rhee ) 한국정보처리학회 2006 한국정보처리학회 학술대회논문집 Vol.13 No.1
FMIPv6는 Mobile IPv6에서의 빠른 핸드오버를 지원하기 위해 고안된 프로토콜이다. 이 프로토콜은 핸드오버시 이동할 라우터의 정보를 예측하여 Fast Binding Update(FBU)를 한다는 장점을 제공한다. 그러나, 현재 FMIPv6 프로토콜은FBU전송 시 이동 노드와 라우터 사이에 서로를 완벽히 신뢰할 수 없다는 문제점을 가진다. 이를 보완하기 위한 신뢰 보안기능이 요구되었다. 따라서, 본 논문에서는 FMIPv6 프로토콜을 구조적으로 보안성을 강화시킬 아키텍처를 제안하였다.
위상지연을 이용한 Integer-N 방식의 위상 · 지연고정루프 설계
최영식(Young-shig Choi),손상우(Sang-woo Son) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.6
본 논문에서는 전압제어위상지연단(Voltage Controlled Delay Line : VCDL)을 이용하여 기존의 위상고정루프와 다른 형태의 위상 · 지연고정루프(Phase · Delay Locked Loop)를 제안 하였다. 이 구조는 기존의 위상고정루프의 2차 또는 3차 루프필터 (Loop Filter)를 단하나의 커패시터로 구현하여 넓은 면적을 차지하던 루프필터의 면적을 크게 줄여 전체 칩을 255㎛ × 935.5㎛ 크기로 집적하였다. 제안된 회로는 1.8V 0.18㎛ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다. In this paper, a novel Integer-N phase-delay locked loop(P · DLL) architecture has been proposed using a voltage controlled delay line(VCDL). The P · DLL can have the LF of one small capacitance instead of the conventional second or third-order LF. The size of chip is 255㎛ × 935.5㎛ including the LF. The proposed P · DLL has been designed based on a 1.8V 0.18㎛ CMOS process and proved by HSPICE simulation.