한국의 석유산업

서효중,Seo, Hyo-Jung 대한석유협회 1986 석유와 에너지 Vol.1986 No.10

이 자료는 지난 9월 15일부터 17일까지 싱가포르에서 열린 제2회 아시아 ㆍ태평양지역 석유회의에서 서효중 유공부사장이 행한 주제발표 내용을 옮긴 것이다. <편집자주>

스크래치 패드 메모리의 압축을 통한 저전력 임베디드 시스템의 구현

서효중,Suh, Hyo-Joong 한국정보처리학회 2008 정보처리학회논문지 A Vol.15 No.5

최근 임베디드 시스템의 고성능화에 따라 고해상도의 디스플레이를 채용하고 대용량 멀티미디어 데이터응용 등 다기능을 갖춘 임베디드 프로세서가 다수 발표되고 있다. 이러한 응용 중 실시간 오디오 스트리밍 같은 시간 제한적 응용을 다루어야 하는 모바일 시스템의 경우, 전력, 메모리 용량등 여러 자원이 부족한 상황에 놓이게 된다. 본 논문은 스크래치 패드 메모리에 대하여 활용도를 높이고 저전력을 구현하기 위하여 압축 기법을 스크래치 패드 메모리의 데이터 영역에 구현하였다. 무선 통신과 실시간 오디오 스트리밍에 사용하는 GDM1202 프로세서에 제안한 방법을 구현하여 측정한 결과, 압축으로 얻어진 스크래치 패드의 영역에 코드와 데이터를 추가하여 할당함으로써 13.3% 에너지 절감을 얻을 수 있었으며, 기존의 방법과 동등한 프로그램 수행 성능을 나타냈다. Recently, lots of embedded processors which can run streaming multimedia with high resolution display are introduced. Among the applications running on these embedded processors, real-time audio streaming is one of the applications that suffer from the lack of energy and memory space. In this paper, we propose a novel data compression method on scratch-pad memory, which saves both useful space on the scratch-pad memory and energy. We have implemented the data compression scheme on the GDM1202 real-time audio streaming processor, and the performance results show that we obtained 13.3% energy saving while maintaining comparable application performance to that of the non-compression case.

다중 프로그램 환경에 적합한 이중 연걸 CC-NUMA 시스템

서효중 한국정보처리학회 2004 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.11 No.3

Under the multiprogrammed situation, the performance of multiprocessor system is affected by the process allocation policy of the operating systems. The lowest communication cost can be achieved when the related processes positioned to the adjacent processors. While the effective allocation is quite difficult to the real situation, and the processing of the allocation policy consumes some computation time. The dual-ring CC-NUMA systems exhibit a quite performance difference according to the process allocation policy due to a lot of unbalanced memory transactions on the interconnection networks. In this paper, I propose a load balanced dual-link CC-NUMA system that does not requires the processes allocation policy. By the program-driven simulation results, the proposed system shows no remarkable difference according to the allocation policy while the dual-ring systems shows 10% performance improvement by the process allocation. In addition, the proposed system outperforms the dual-ring systems about 1.5 times. 다중 프로세서 시스템에서 여러 개의 프로그램이 동시에 수행될 경우의 프로그램 수행 성능은, 각 프로세스를 어떠한 물리적 위치의 프로세서에 할당하여 수행하는가에 따라 다르게 나타난다. 일반적으로 시 공간적으로 인접한 프로세서에 동일 프로그램의 프로세스를 할당할 경우 프로세스간 통신비용이 절감되므로 가장 효율적인 결과를 얻을 수 있다. 그러나 프로세스를 할당하는 운영체제는 이와 같은 친화성을 고려하기 위하여 부가적인 처리를 필요로 하며, 실제 수행시 각 프로그램은 독립적으로 수행되므로, 여러 프로그램으로부터 발생한 프로세스를 할당하는 방법은 많은 계산을 필요로 한다. 이중 링 구조의 CC-NUMA 시스템의 경우 특히 다수의 공유 메모리 접근에 의한 많은 트랜잭션이 발생하며, 연결망 부하의 불균등에 따른 병목 현상을 나타내므로, 프로세스의 할당 정책에 따라서 큰 성능 차이를 나타내게 된다. 본 논문은 균일한 연결망 부하특성을 나타내며, 프로세스 할당 정책을 필요로 하지 않는 CC-NUMA 시스템을 제시한다. 논문에서 제시하는 구조는 이중 링 구조와 동일한 연결망 비용을 나타내며, 건너뜀 연결을 이용한 균등한 부하 분배를 수행함으로써 프로세스 할당 정책의 유무와 무관한 성능을 보인다. 프로그램 구동 시뮬레이션을 통한 검증 결과 제시한 시스템은 이중 링 구조의 CC-NUMA 시스템에 비하여 1.5배의 성능 개선을 나타냈다.

석유산업의 당면과제와 진로

서효중,Seo, Hyo-Jung 대한석유협회 1981 석유와 에너지 Vol.1981 No.11

이중 연결 구조 CC-NUMA 시스템의 효율적인 상호 연결망 구성 기법

서효중 한국정보처리학회 2004 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.11 No.1

The performance of the multiprocessor systems is limited by the several factors. The system performance is affected by the processor speed, memory delay, and interconnection network bandwidth/latency. By the evolution of semiconductor technology, off the shelf microprocessor speed breaks beyond GHz, and the processors can be scalable up to multiprocessor system by connecting through the interconnection networks. In this situation, the system performances are bound by the latencies and the bandwidth of the interconnection networks. SCI, Myrinet, and Gigabit Ethernet are widely adopted as a high-speed interconnection network links for the high performance cluster systems. Performance improvement of the interconnection network can be achieved by the bandwidth extension and the latency minimization. Speed up of the operation clock speed is a simple way to accomplish the bandwidth and latency betterment, while its physical distance makes the difficulties to attain the high frequency clock. Hence the system performance and scalability suffered from the interconnection network limitation. Duplicating the link of the interconnection network is one of the solutions to resolve the bottleneck of the scalable systems. Dual-ring SCI link structure is an example of the interconnection network improvement. In this paper, I propose a network topology and a transaction path algorism, which optimize the latency and the efficiency under the duplicated links. By the simulation results, the proposed structure shows 1.05 to 1.11 times better latency, and exhibits 1.42 to 2.1 times faster execution compared to the dual ring systems. 반도체 미세 공정의 개발과 더불어, 높아진 집적도 및 동작 클럭의 고속화로 단일 프로세서 시스템 성능은 지속적으로 개선되고 있다. 이 결과 기가헬즈 이상의 클럭 속도를 가지는 개인용 컴퓨터가 보편적인 데스크 탑 시스템으로 자리잡게 되었으며, 불과 수년 전의 고가 대형 시스템은 점차 이러한 작은 시스템들을 상호연결망으로 연결한 형태로 급속히 대체되어가고 있다. 이러한 구조의 클러스터 컴퓨터는 높은 확장성과 고성능을 얻을 수 있으므로, 점차 그 영역을 확대해나가고 있으나, 상호연결망의 대역폭 및 지연에 따라 성능 제한 요소는 여전히 존재하고 있으며, 이러한 이유로 SCI, Myrinet, Gigabit Ethernet 등 고속의 상호연결망이 클러스터 시스템의 연결 구조로 사용되고 있다. 프로세서 속도의 개발과 더불어 상호연결망의 속도 또한 개선되어 왔는데, 상호연결망은 그 대역폭을 늘리는 것과, 상호연결망을 이용한 경우의 통신 시간 지연의 축소로 볼 수 있다. 대역폭의 확장 및 지연시간의 단축은 상호연결망의 고속화를 통하여 이루어질 수 있으나, 작은 면적에 집적되어 있는 프로세서와는 달리, 보다 넓은 면적에 펼쳐져 있는 상호연결망의 동작 속도는, 물리적 거리에 의한 지연으로 인하여 개선의 난이도가 높으며, 따라서 클러스터 시스템의 확장 규모는 상호연결망의 병목 현상에 의하여 제한된다고 할 수 있다. 이러한 이유로 보다 높은 대역폭의 상호연결망을 구현하려는 노력은 복수개의 연결 구조를 이용한 형태로 개선되어 왔으며, 고속으로 동작하는 SCI 점 대 점 연결구조를 이용한 다중 연결 형태의 시스템이 활발히 연구되어 왔다. 본 논문은 이러한 이중 점 대 점 연결 구조 시스템의 성능 제한 요소인 접근 시간 및 효율을 개선하기 위하여, 두개 중 하나의 점 대 점 연결을 링 형태로, 나머지 하나는 링을 몇 개의 노드의 묶음으로 분할하여 연결하는 구성을 제시하였으며, 방송 및 일 대 일 전송에 적합한, 간단하고 효율적인 경로 설정 방법과 적절한 묶음의 수를 제시하였다. 본 논문에 제시한 구조의 시스템의 성능 측정의 비교 대상으로, 최신 시스템에 채용되어 있는 반대방향 이중 링 구조를 비교 대상으로 하였으며, 반대방향 이중 연결 구조에 비하여 본 논문에 제시한 상호연결망 구성 및 트랜잭션 경로 설정 방법이 상대적으로 우수함을 시뮬레이션을 통하여 검증하였다. 실험 결과, 본 논문에서 제안한 상호연결망 구조 및 트랜잭션 경로 설정 방법을 이용한 경우, 반대방향 이중 링 구조의 시스템 구조에 비하여 단위 트랜잭션의 처리 시간이 1.05∼1.11배 향상되었으며, 시스템의 성능은 1.42∼2.1배 향상되었다.

국제석유시장의 동향과 우리나라 석유수급 전망

서효중,Seo, Hyo-Jung 대한석유협회 1982 석유와 에너지 Vol.1982 No.8

USB-HID 장치의 누적 인증확인에 의한 본인인증 위험성 평가방법

서효중 인문사회과학기술융합학회 2018 예술인문사회융합멀티미디어논문지 Vol.8 No.6

본인인증은 핀테크 기술의 핵심 요소로써 금융 및 전자상거래에 필수적으로 포함되는 과정이다. 하지만 인증 사기의 위험은 상존하며, 이를 피하기 위해 위험의 평가 및 결과에 따른 점진적, 및 다중경로 인증방법을 도입하고 있다. 핀테크 기술에서 개인인식 요소로 주로 사용되는 것은 지문, 얼굴, 홍채, 음성 등 고유한 생체정보에 의한 것이 사용되고 있다. 하지만 생체정보의 경우 일반 사진이나 동영상, 녹음 등 단순한 방법으로 쉽게 노출될 수 있는 위험성이 있으며, 따라서 이와 연계한 복합적 인증방법을 이용하여 거짓 인증을 줄여야 한다. 위치정보, 시간정보 등의 외적 요소가 생체정보와 연계한 위험평가방법으로 사용되고 있으며, 종합적 위험평가는 신분 도용 가능성을 낮추는데 효과적이다. 본 연구는 이와 같은 위험의 평가요소로써 USB-HID 장치의 고유한 PID와 VID를 이용하는 기법을 소개하고, 또한 실제적인 위험률을 계산하기 위한 방법으로써 해당 장치의 누적된 탐지 비율을 이 용하는 산출 방법을 제시한다. The personal certification is the key technology of the electronic banking and payment. However, it has quite some residual risks by the false identifications. The gradual confirmations and the multi-path certifications are common methods that alleviate the risks of the false identifications. Various biometric factors such as fingerprints, face, iris, and voice, are frequently used for personal identifications. However, the biometric information has inherent risks that can be simply exposed using a snap photo, video, and voice recording, etc. Thus the biometrics information might be combined with the other core information to reducing of the false identifications. Geographical location and current time are examples of the external factors which can be interlinked with the biometric factors for evaluating of the risk rate. Hence the aggregated risk evaluation is an effective method that alleviates the false identifications. This paper introduces a risk evaluation factor by identifying of VID and HID of the USB-HID devices, and proposes a computation method by accumulated confirmations of the detected USB-HID devices.

건너뜀 이중링크를 갖는 고확장성 CC-NUMA 시스템

서효중 한국정보과학회 2004 정보과학회논문지 : 시스템 및 이론 Vol.31 No.9

다중 프로세서 시스템을 구성하기 위하여 점유가 발생하는 버스를 채용한 이래로, 상호연결망의 병목현상을 개선하기 위한 노력은 점대점 연결을 이용한 링 구조까지 발전되어 왔다. 상호연결망의 병목 현상은 다중 프로세서 시스템이 프로세서 수에 따른 선형적 성능 개선을 나타내지 못하게 하는 주요 제한 요소로 작용하였으며, 이러한 병목 현상을 개선하기 위한 상호연결망 구성 방법이 다수 연구되어 왔다. 본 논문은 현재 활발히 채용되고 있는 두 개의 점대점 연결을 이용한 링 구조에서 일정 규칙에 기반한 건너뜀 연결을 갖도록 개선하고 트랜잭션의 전송 경로를 정적 알고리즘으로 구현하여, 이중 링크를 가지는 CC-NUMA 시스템의 부하를 균일하게 분배시킴으로써 시스템의 성능과 확장성을 개선시켰다. 실험 결과에 의하면 단일 링크를 이용한 링 구조의 경우, 프로그램의 부하가 커질수록 프로세서의 추가에 따른 특정 링크의 병목 현상이 발생하였고, 시스템의 성능이 저하되었다. 본 논문에서 제시된 건너뜀 연결 구조의 경우, 동일한 대역폭을 가진 반대 방향 이중 링 구조에 비하여 높은 성능과 균등한 부하 분배에 의한 개선된 확장성을 얻을 수 있었고, 반대 방향 이중 링의 경우에 발견되는 부하 편차를 크게 줄일 수 있었다. The multiprocessor system suffers interconnection network contension while exploiting the program's parallelism. A CC-NUMA system based on point-to-point link ring structure is one of the scalable architectures that expand the system bandwidth the number of processors/nodes increases. The dual-ring system is a simple solution to enhance the system performance and scalability by duplicating the links. In ring-based systems, an unbalanced transaction among links makes a hot spot on the interconnection network. In this situation, total system performance and scalability are bound by the hot spot of the links.In this paper, I propose a dual-link CC-NUMA system, which alleviates the concentration of transactions among the links. By the simulation results, the proposed system significantly outperforms the single-ring and bidirection dual-ring systems. In addition, the proposed system shows better distribution of transactions among the links that achieves an extended scalability.

단방향 이중연결 CC-NUMA 시스템의 동적 부하 대응 경로 설정 기법

서효중 한국정보처리학회 2005 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.12 No.7

Throughput and latency of interconnection network are important factors of the performance of multiprocessor systems. The dual-link CC-NUMA architecture using point-to-point unidirectional link is one of the popular structures in high-end commercial systems. In terms of optimal path between nodes, several paths existwith the optimal hop count by its native multi-path structure. Furthermore, transaction latency between nodes is affected by congestion of links on the transaction path. Hence the transaction latency may get worse if the transactions make a hot spot on some links. In this paper, I propose a dynamic transaction routing algorithm that maintains the balanced link utilization with the optimal path length, and I compare the performance with the fixed path method on the dual-link CC-NUMA systems. By the proposed method, the link competition is alleviated by the real-time path selection, and consequently, dynamic transaction algorithm shows a better performance. The program-driven simulation results show 1~10% improved fluctuation of link utilization, 1~3% enhanced acquirement of link, and 1~6% improved system performance. 높은 클럭으로 동작하는 고속의 프로세서를 다수 이용한 다중프로세서 시스템 성능은 프로세서 자체의 성능보다 상호연결망의 트랜잭션 처리 능력 및 지연에 의하여 큰 영향을 받게 된다. 따라서 상호연결망의 성능은 대역폭 및 지연시간 측면으로 시스템 성능에 큰 비중을 차지한다. 단방향 이중 연결을 이용한 CC-NUMA 구조는 이중 연결을 이용한 대역폭 증가효과와 고속 단방향 링크를 이용한 적은 지연시간으로 인하여 고성능 시스템에서 많이 채용되고 있다. 한편, 이중 연결구조로 인하여 시스템의 상호연결망의 최단 경로는 단일하게 형성되지 않으며, 여러 개의 최단 경로가 구성될 수 있다. 그러나 실제 응용프로그램을 수행할 때, 동일한 홉 수를 나타내는 경로일지라 하더라도 각 연결 링크의 부하및 경쟁에 따른 지연 시간의 차이를 나타내게 되며, 만일 노드 간의 트랜잭션 전달 경로가 정적으로 구성되어 있을 경우, 실제 프로그램의 수행에서 균일하지 못한 연결 링크 부하에 따른 지연 시간의 차이가 나타날 수 있음을 의미한다. 이는 곧 고속의 상호연결망 전체의 대역폭을 균일하게 사용하지 못함으로 나타나는 부가적 지연 시간으로 볼 수 있으며, 이로 인한 응용 프로그램의 수행 성능이 저하될 수 있음을 의미한다.본 논문은 기존 연구된 단방향 이중 연결을 이용한 CC-NUMA 시스템에서, 노드간 트랜잭션 전달 경로가 정적으로 구성될 경우 발생될 수 있는 성능 저하를 평가하고, 정적 경로와 동일한 홉 수의 경로를 나타내며 링크 부하에 따라서 동적으로 전달되도록 부하에 따르는 동적 경로 설정 방법을 제시하였다. 논문에서 제시하는 방법은 기존 경로설정 방법에 대하여 동일한 홉 수를 나타내며, 링크 부하에 따라서 동적으로 경로를 설정함으로써 실시간 경로 분배가 자연스럽게 이루어지도록 하였고, 링크 경쟁을 완화함으로써 보다 균일한 링크 사용을 나타냈고, 링크 획득 실패로 인한 지연시간을 감소시켰다. 프로그램 구동 시뮬레이션을 통한 성능 검증 결과, 논문에서 제시한 동적경로 설정 방법은 기존 정적 경로 설정 방법에 비해링크 점유시간 편차가 1~10% 낮게 나타났고, 링크의 획득 실패 횟수가 1~3%감소하였으며, 그 결과 1~6% 의 수행 시간 감소를 나타냈다.

메모리 모델의 구현과 기대 성능

서효중 가톨릭대학교 자연과학연구소 2006 자연과학논문집 Vol.27 No.-

공유 메모리 다중 프로세서 시스템에서 메모리 모델은 프로그래머가 기대하는 프로그램의 수행 형태에 대한 정형적 규정이다. 그러나 메모리 모델의 구현 유형에 따라서 프로그램의 수행 성능은 다르게 나타나며 메모리 모델에 따라 적용할 수 있는 하드웨어 개선이 존재한다. 결과적으로 메모리 모델의 완화에 따라서 공유 메모리 다중 프로세서 시스템의 성능 개선을 얻을 수 있다. 본 논문은 공유 메모리 다중 프로세서 시스템에서 적용되는 순차적 일관성과 약성 순서화 메모리 모델을 제시하고 각 메모리 모델에 따르는 성능을 비교 분석한다. Memory models for a shared memory multiprocessor systems are standard rules of program executions that expected by the programmers. Performance of programs can limited by the memory models, and some hardware assist can improve the performance of the programs. I show some comparisons of performance between the sequential consistency and weak ordering using simulations.