http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
백제인,박원식,이유경 한국통신학회 1994 韓國通信學會論文誌 Vol.19 No.2
In this paper the efficient channel models of the subscriber loops for the ISDN U-interface digital transmission are presented. Several configuration medels of the loop network are adopted from the CCITT recommendations, and various parameters specifying the physical dimensions are determined in accordance with the measurements of the loop characteristics of Korea. A typical loop interfacing circuit is applied at both ends of the loops and the overall transmissing circuit model is obtained. Based on this circuit model of transmission. 3 types of signal path models, related to transmission, echo, and near end crosstalk noise are defined and their transfer function are respectively derived as the channel models. As examples of the proposed channel models, numerical calculation has been performed for some loop configuration models and the channel responses are investigation in both domains of frequency and time. It is shown that various changes of the loop characteristics can well be explained in terms of the proposed models. And these models can efficiently be used for the simulation of the digital transmission over the subscriber loop. 전화 가입자루프가 ISDN U-접속의 디지털 전송매체로 이용되는 방식과 관련하여 전송로에서 일어나는 여러 가지의 전기적 현상을 용이하게 모의 구현할 수 있도록하는 전송로 모델을 구하였다. 가입자 루프의 모형을 CCITT 권고안의 내용을 따르되, 총감쇠량이나 케이블 길이, 심경 등의 각종 변수값들은 우리나라의 전화 가입자망 자료를 기초로 하여 결정하였다. 선로 접속 회로는 실제로 사용되고 있는 예들 중에서 하나를 선정하여 적용하였다. 선로 모형에 선로 접속 회로가 연결된 전체 회로로부터 감쇠경로, 반향경로, 근단누화 잡음경로의 모델을 정의하고 이들에 대한 전달함수를 식으로 유도하였다. 도출된 신호경로의 함수식을 몇가지 선로 모형에 적용하였고 주파수와 시간영역에서 그 결과를 검토하였다. 제시된 전송로 모델이 가입자 루프에서의 현상을 잘 설명하고 있으며, 디지털 전송의 시뮬레이션 분야에 효과적으로 응용될 수 있음을 확인하였다.
표본화 속도 변환기용 2단 직렬형 다상 FIR 필터의 설계
백제인,김진업,Baek Je-In,Kim Jin-Up 한국통신학회 2006 韓國通信學會論文誌 Vol.31 No.8C
디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다. It is studied to design a low pass filter of the SRC(sample rate converter), which is used to change the sampling rate of digital signals such as in digital modulation and demodulation systems. The larger the conversion ratio of the sample rate becomes, the more signal processing is needed for the filter, which corresponds to the more complexity in circuit realization. Thus it is important to reduce the amount of signal processing for the case of high conversion ratio. In this paper it is presented a design method of a two-stage cascaded FIR filter, which proved to have reduced amount of signal processing in comparison with a conventional single-stage one. The reduction effect of signal processing turned out to be more noticeable for larger value of conversion ratio, for instance, giving down to 72% in complexity for the conversion ratio of 32. It has been shown that the reduction effect is dependent to specific combination of conversion ratios of the cascaded filters. So an exhaustive search has been performed in order to obtain the optimal combination for various values of the total conversion ratio. In this paper every filter is considered to be implemented in the form of a polyphase FIR filter, and its coefficients are determined by use of the Parks-McCllelan algorithm.
다중 aliasing 소거를 위한 2차 BPS 시스템의 설계
백제인(Jein Baek) 대한전자공학회 2015 전자공학회논문지 Vol.52 No.3
BPS(bandpass sampling) 기술은 입력 신호보다 낮은 주파수로 표본화하는 것으로서, 표본화 처리만으로 기저 대역 신호를 얻을 수 있다. 이 덕분에 별도의 주파수 하향 변환기를 사용하지 않아도 되어, 수신기 회로 구현이 간소화 된다. 2차 BPS 방식은 표본화 장치를 2개 사용하는 것이며, 표본화로 인하여 aliasing 간섭이 발생하더라도 두 가지 BPS 신호를 결합함으로써 간섭 성분을 제거할 수 있다. 본 논문에서는 여러 개의 간섭이 한꺼번에 신호 성분에 aliasing 되는 경우에 대한 2차 BPS 시스템의 설계 문제를 다루었다. 신호 대 간섭 비를 극대화시키도록 interpolant 필터의 최적 위상값을 구하는 방법을 분석하였고, BPS 입력단의 전력밀도 스펙트럼 자료를 이용하여 준최적 위상값을 구하는 실용적인 공식을 도출하였다. 제안된 시스템에 대하여 컴퓨터 시뮬레이션을 수행하였고, 다중 aliasing을 고려함으로써 신호 대 간섭 비가 증가되는 것을 확인하였다. In the bandpass sampling (BPS), the sampling frequency is lower than the frequency of the signal to be sampled. In this method, the baseband spectrum can be directly obtained by the sampling operation. This makes the frequency down converter unnecessary as well as the receiver’s circuit simpler. In the second-order BPS system, two sampling devices are used. When aliasing occurs due to the sampling operation, the aliased component can be cancelled by combining the two sampled signals. In this paper, it is presented a design method of the second-order BPS system when multiple interferences are simultaneously aliased to the signal component. The optimum phase of the interpolant filter is searched for maximizing the signal-to-interference ratio, and a practical formula for the suboptimal phase is derived in terms of the power spectrum profile of the BPS input. A computer simulation has been performed for the proposed second-order BPS system, and it has been shown that the signal-to-interference ratio can be increased by considering multiple aliasing.