http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
박근식(Sea-Ho Kim),김세호(Deun-Sik Park),김희석(Hi-Seok Kim) 한국정보기술학회 2010 Proceedings of KIIT Conference Vol.2010 No.-
본 논문에서는 RTL레벨에서 적용 가능한 Clock Gating을 이용한 ACG를 사용하여 저전력 UART 설계를 하였다. ACG는 순차회로인 FSM(Finite State Machine)구조에서 낭비되는 전력을 Don't Care 조건을 이용하여 줄였다. 실험 결과 ACG 적용 전과 비교하여 전력 소비가 약 30% 정도 감소하였다. In this paper, a sample design of UART using ACG(Adaptive Clcok Gating) that is one of methods for Clock Gating applicable at the register transfer level(RTL). The ACG reduced the waste of the electric power from FSM structure of the Sequential logic by using Don't care condition. In Experimental results, ACG reduce power reduction of around 30% respectively.
양현미(Hyeon-Mi Yang),김세호(Sea-Ho Kim),박근식(Keun-Sik Park),김태근(Tae-Gun Km),김희석(Hi-Seok Kim) 한국정보기술학회 2009 Proceedings of KIIT Conference Vol.2009 No.-
본 논문에서는 RTL레벨에서 적용 가능한 ODC연산을 사용하여 저전력 UART 설계를 하였다. ODC 연산은 동기식 논리 시스템에서 데이터패스의 출력으로부터 레지스터까지 Don't Care 조건을 추정하여 저전력 설계에 적용 할 수 있다. 본 논문에서는 ODC 연산의 결과를 이용하여 마이크로프로세서의 UART 블록에 적용하였다. 실험 결과 ODC연산적용 전과 비교하여 30%정도의 소비전력 감소결과를 구하였다. In this paper, a sample design of UART using ODC(Observability Don't Care) computation that is one of methods for Clock Gating applicable at the register transfer level(RTL). The ODC computation Method is applied at the point that estimate the value considering Don't Care Conditions from output of datapath to registers using clock in logic system. Using modified this value, this paper shows the results of reduce consumption power due to controlling clock that was supplied at registers. In Experimental results, ODC computation Method reduce power reductions of around 30% respectively.