http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 문홍진 (검색결과 40 건)
- 무료
- 기관 내 무료
- 유료
-
문홍진 전주대학교 1999 論文集 Vol.24 No.2
IDDQ 테스트는 CMOS로 구성된 회로에서 기능 테스트로는 검출할 수 없는 결함을 찾아내어 회로의 신뢰성을 높여주는 전류테스트 방식이다. 본 논문에서는 IDDQ 테스트를 테스트 대상 칩 내에서 수행할 수 있는 내장전류감지(Built-In Current Sensor : BICS) 회로를 설계하였다. 이 회로는 메모리의 IDDQ 테스트를 수행할 수 있도록 설계되었으며, 적은 트랜지스터를 사용하여 빠른 시간 내에 테스트를 수행할 수 있도록 구현하였다. IDDQ testing is one of current testing methodologies which increase circuit's reliability by means of finding defects which can't be detected by functional testing in CMOS circuits. In this paper, we design a Built-In Current Sensor(BICS) circuit, which be embedded in chip under test, that performs IDDQ testing, Furthermore, it is designed for IDDQ testing of memories and implemented to carry out testing at high-speed by using small number of transistors.
-
메모리의 IDDQ 테스트를 위한 내장전류감지 회로의 설계
문홍진,배성환 한국음향학회 1999 韓國音響學會誌 Vol.18 No.3
IDDQ 테스트는 CMOS 소자로 구성된 회로에서 기능 테스트로는 검출할 수 없는 결함을 찾아내어 회로의 신뢰성을 높여주는 전류테스트 방식이다. 본 논문에서는 IDDQ 테스트를 테스트 대상 칩 내에서 수행할 수 있는 내장전류감지(Built-In Current Sensor : BICS)회로를 설계하였다. 이 회로는 메모리의 IDDQ 테스트를 수행할 수 있도록 설계되었으며, 적은 트랜지스터를 사용하여 빠른 시간 내에 테스트를 수행할 수 있도록 구현하였다. IDDQ testing is one of current testing methodologies which increases circuit's reliability by means of finding defects which can't be detected by functional testing in CMOS circuits. In this paper, we design a Built-In Current Sensor(BICS) circuit, which can be embedded in chip under test, that performs IDDQ testing. Furthermore, it is designed for IDDQ testing of memories and implemented to carry out testing at high-speed by using small number of transistors.
-
레일라이 페이딩 채널의 직교주파수 분할다중화 성능 개선을 위한 채널추정
문홍진 전주대학교 공학기술종합연구소 2003 전주대학교 공학기술종합연구소 학술논문집 Vol.9 No.1
PSAM (Pilot Symbol Assisted Modulation) a conventional method for estimating a channel in OFDM And ESAE(Extended Symbol Aided Estimation), which uses not only the pilot symbols like PSAM but also the previously estimated fading values, is used for only single-carrier system ESAE has a better performance in MSE than PSAM. But ESAE needs much more computational complexity than those of PSAM Also, ESAE has a serious problem in MSE performance in case that the values of channel estimation error are accumulated. For the sake of these problems in conventional methods, we propose a channel estimation method for OFDM, which has a good performance and computational complexity
-
ATM 망에서 CDV(Cell Delay Varition)제거 알고리즘에 관한 연구
문홍진 전주대학교 공학기술종합연구소 1998 전주대학교 공학기술종합연구소 학술논문집 Vol.4 No.2
ATM Networks have the clock recovery problem by CDV(Cell Delay Variation) due to the queing random delay inside the network. To absorb this CDV at the receiver, SAR(Segmentation and Reassemble) header has a clock information and receiver recovers the source clock by using the header information. The random delay is caused by factors and it is particularly influenced by two parameters; loads of network and the number of switch. Because the real time VBR service needs CDV removal and exact timing between source and receiver, clock recovery schemes that consider those requirements are adequate. So far, clock recovery schemes for Circuit Emulation of CBR service are proposed. A clock recovery scheme for VBR service is not developed yet, but the scheme will be similar to that of CBR. In this paper propose a VBR clock recovery algorithm based on the SRTS method of CBR and based on the wavelet transform. Proposed algorithm is avaiable for AAL layer to use a VBR image service in an ATM networks. We can see that a result of simulation has a various QoS satisfying more than VBR traffic because of selecting a value which is outputted from a block of wavelet transform and sending it.
-
문홍진 전주대학교 공학연구소 1997 전주대학교 공학기술종합연구소 학술논문집 Vol.3 No.2
When a flexible arm is rotated by a motor about an axis through the arm's fixed end, transverse vibration may occur. The motor torque should be controlled in such a way that the motor rotates by a specified angle, while simultaneously stabilizing vibration of the flexible arm so that it is arrested at the end of rotation. In this paper, we propose nonlinear obsrever and controller using input-output feedback linearization method for one-link flexible arm.
-
문홍진,조해성,Mun, Hong-Jin,Jo, Hae-Seong 한국정보처리학회 2001 정보처리학회논문지 C : 정보통신,정보보안 Vol.8 No.2
스케쥴링 알고리즘들은 제안된 패킷 지연을 가진 각 연결에 대하여보장된 대역을 제공한다. 스케쥴링 알고리즘의 일종인 WRR은 매우 간편하며 각 큐에 다른 가중치를 할당하여 여러 큐를 직접 제어한다. BSW 알고리즘은 WRR 스케쥴러를 구현하는데 버퍼 관리를 효율적으로 수행하도록 제안되었다. 그러나 BSW 알고리즘은 VC에 실제 할당된 가중치 보다 더 많은 가중치를 할당하고 서비스 받을 VC의 큐가 비어있을 때 서비스를 수행하지 않기 때문에 셀 지연 및 최대 큐 길이에서 심각한 성능 저하를 유발한다. 본 논문에서는 WRR 스케쥴링 알고리즘을 효율적으로 수행할 수 있는 새로운 BSW 구조를 제안한다. 또한, 새로운 BSW 구조에 적합한 셀 스케쥴링 알고리즘을 개발한다. 제안된 BSW 구조와 알고리즘은 VC에 할당된 가중치를 정확히 유지 할 수 있고, 서비스 받을 VC큐가 비어 있을 경우 다른 VC 셀을 서비스하여 평균 셀 지연 및 최대 버퍼 크기를 감소시킨다. 그리고 셀 서비스율을 전체적으로 증가시킨다.
-
문홍진 전주대학교 공학기술종합연구소 2000 전주대학교 공학기술종합연구소 학술논문집 Vol.6 No.1
In this paper, IDDQ test pattern generator to find test patterns which detect intra-gate shorts is implemented. In order to generate test patterns, gate test vectors which detect all intra-gate shorts of each type of gates should be found. Random test sets of 10,000 patterns are applied to circuit under test. If an applied pattern generates a required test vector of any gate, the pattern is saved as an available test pattern. When applied input patterns generate all test vectors of all gates or all 10,000 patterns are applied to circuit under test, procedure of test pattern generation is terminated. Experimental results for ISCAS'85 bench mark circuits show that implemented pattern generator is more efficient than previous pattern generators.
-
문홍진 전주대학교 공학연구소 1997 전주대학교 공학기술종합연구소 학술논문집 Vol.3 No.2
By using of fuzzy concepts in sliding mode control, we can suppress chattering and enhance the robustness of controlled system and that genetic algorithms can easily find out a nearly optimal fuzzy rules base. Performances of these controllers are tested by simulation of two-link manipulator.
-
-
ATM 교환망에서 VBR 트래픽을 위한 클럭 복원 알고리즘
문홍진(Moon Hong Jin),장성현(Chang Seong Hyun) 한국정보처리학회 1998 정보처리학회논문지 Vol.5 No.12
ATM Networks have the clock recovery problem by CDV(Cell Delay Variation) %uC5F3 %uC0C8 the queing random delay inside the network. To absorb this CDV at the receiver. SAR(Segmentation and Reassemble) header has a clock information and receiver recovers the source clock by using the header information. The random delay is caused by factors and it is particularly influenced by two parameters: loads of network and the number of switch. Because the real time VBR service needs CDV removal and exact timing between source and receiver, clock recovery schemes that consider those requirements are adequate. So far, clock recovery schemes for Circuit Emulation of CBR service are proposed. A clock recovery scheme for VBR service is not develope yet, but the scheme will be similar to that of CBR. We propose a VBR clock recovery algorithm based on the SRTS method of CBR and based on the wavelet transform. Proposed algorithm is available for AAL layer to use a VBR image service in an ATM networks. We can see that a result of simulation has a various QoS satisfying more than VBR traffic because of selecting a value which is outputted from a block of wavelet transform and sending it.
KISS연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
