http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
테라비트 광-회선-패킷 통합 스위칭 시스템에서 시간결정성 높은 이벤트 처리에 관한 연구
김법중,류정동,조경록,Kim, Bup-Joong,Ryoo, Jeong-dong,Cho, Kyoungrok 한국광학회 2016 한국광학회지 Vol.27 No.6
연결 지향적 데이터 경로 서비스는 운영중인 데이터 경로에 문제가 생겼을 경우, 이의 인지와 변경을 제한된 시간 내에 끝내야 한다. 서비스 중인 데이터 경로에 이상이 있을 경우 계속해서 데이터 유실이 발생하기 때문에, 경로 서비스를 제공하는 데이터 스위칭 시스템은 문제의 경로를 신속하게 정상 경로로 전환해야 한다. 시스템의 신속한 경로 전환을 위해서는 문제 (이벤트)의 인지와 공유와 처리 과정이 신속하게 끝나야 한다. 본 논문에서는 테라비트 광-회선-패킷 통합 스위칭 시스템에서 시간결정성 높은 이벤트 공유를 위한 제어프로세서 사이의 메시징 방법을 제안한다. 제안한 방법은 서비스 실행 중에 이벤트 공유를 단순화하고 이벤트 데이터에 의한 시간 가변성을 최소화하여, 글로벌 이벤트 처리의 지연 시간을 줄이고 시간결정성을 향상시킨다. 경로 이벤트 처리에 제안한 방법을 사용할 때, 738개의 경로 전환에서 일반적인 방법보다 최대 40% 의 지연 시간 감소 효과가 있다. In connection-oriented data-transport services, data loss can occur when the service experiences a problem on its end-to-end path. To promptly resolve this problem, the data-switching systems providing the service should quickly modify their internal configurations distributed among different places in each system. This is performed through a sequence of problem (event) recognition, sharing, and handling procedures among multiple control processors in the system. This paper proposes a method for event sharing and messaging between control processors, to improve the time determinacy of event processing. This method simplifies runtime event sharing and minimizes the time variability caused by the event data, resulting in a decrease in the latency time in processing global events. The proposed method lessens the latency time of global event processing by about 40%, compared to general methods, for 738 internal path changes.
저 조도에서 동작하는 전류거울 회로를 사용한 CMOS 이미지 센서 픽셀
남주현(Juhyun Nam),조경록(Kyoungrok Cho) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6
Since the conventional pixel has a deficit that it could not sense a thing under low light level environment, the novel architecture that CIS which includes current mirror circuit at photo-diode node is proposed. The amount of current flow by the photo-charge is amplified by utilizing the current mirror in order to improve output performance at the same light level, when comparing with the conventional ones. The proposed pixel in the paper is simulated with Hynix standard 0.18 um CMOS process. Under the light intensity of 0.01 lx, which causes photocurrent of 10 pA, the proposed architecture denotes slope of 200 mV/ms at output.
김석만(Seokman Kim),오민석(Minseok Oh),조경록(Kyoungrok Cho) 한국콘텐츠학회 2016 한국콘텐츠학회논문지 Vol.16 No.10
본 논문은 ECC(error correcting code)의 오버헤드를 고려한 패리티의 저장 정책 및 그에 따른 낸드 플래시 메모리 컨트롤러의 구조를 제안한다. 일반적인 낸드 플래시 메모리의 용법은 데이터 영역과 스페어 영역을 분리하는 것이다. ECC 패리티는 낸드 플래시 메모리에 데이터가 입력될 때 생성된다. 일반적으로 ECC의 메시지 길이는 낸드 플래시 메모리의 한 페이지 보다 작기 때문에, 각 메시지의 패리티를 모두 모아 스페어 영역에 저장하게 된다. 읽기 동작 시에는 데이터 영역에 이어 스페어 영역의 ECC 패리티까지 모두 읽은 후에 ECC 처리를 통한 데이터 정정이 가능하다. 이 때 발생하는 오버헤드를 줄이기 위해 데이터/스페어 영역의 구분없이 ECC 처리된 데이터와 패리티를 연속으로 저장하는 분산형 정책을 사용하였다. 제안된 분산형 정책과 기존의 수집형 정책의 오버헤드를 설계적인 측면과 타이밍 측면으로 분석하고, 그에 맞는 낸드 플래시 메모리 컨트롤러의 구조를 제시한다. 페이지의 크기에 따른 액세스 시간을 시뮬레이션을 통해 분석한 결과, 읽기 동작 시, 분산형 정책의 액세스 시간이 수집형 정책에 비해 짧았고 페이지의 크기가 커질수록 감소율이 컸다. 실험에 사용된 16KB의 페이지 크기를 갖는 낸드 플래시 메모리의 경우 분산형 정책의 액세스 시간이 수집형 정책에 비해 13.6% 감소하였다. 이는 4GB 크기의 영상 파일을 읽을 때 약 1분가량의 시간이 단축되는 효과를 얻을 수 있다. 또한 읽기 동작이 많은 SSD(solid state drive)의 특성 상 전반적인 시스템의 성능 향상을 기대할 수 있다. This paper presents a new method of parity storing for ECC(error correcting code) in SSD(solid-state drive) and suitable structure of the controller. In general usage of NAND flash memory, we partition a page into data and spare area. ECC parity is stored in the spare area. The method has overhead on area and timing due to access of the page memory discontinuously. This paper proposes a new parity policy storing method that reduces overhead and R(read)/W(write) timing by using whole page area continuously without partitioning. We analyzed overhead and R/W timing. As a result, the proposed parity storing has 13.6% less read access time than the conventional parity policy with 16KB page size. For 4GB video file transfer, it has about a minute less than the conventional parity policy. It will enhance the system performance because the read operation is key function in SSD.
샘플 홀드 회로를 이용한 초퍼 안정화 기법이 적용된 저잡음 증폭기
박영민(Youngmin Park),남민호(Minho Nam),조경록(Kyoungrok Cho) 대한전자공학회 2016 전자공학회논문지 Vol.53 No.10
본 논문은 초퍼 안정화기법을 적용한 저잡음 증폭기를 제안한다. 초퍼 안정화기법은 CMOS 증폭기의 저주파수 대역 오프셋과 플리커 잡음을 감소시키는 효과적인 기법이다. 기존의 초퍼 증폭기는 초퍼로 인해 발생되는 초핑 스파이크를 제거하기 위해 Low Pass Filter(LPF)를 사용하기 때문에 저항과 커패시터가 큰 면적을 차지한다는 단점을 가지고 있다. 제안된 초퍼 증폭기는 LPF 대신 샘플 앤 홀드 방식의 초핑 스파이크 제거 회로를 사용하여 적은 전압감쇄에서 36%, 면적에서 11%의 이득을 얻을 수 있다. This paper proposes a Low Noise Amplifier (LNA) with chopper stabilization technique with a sample-hold circuit. Chopper stabilization technique is effective in terms of reducing low frequency offset and flicker noise. Conventional chopper amplifier has a disadvantage in area because of using Low Pass Filter (LPF) for remove chopping spike. The proposed chopper amplifier employed sample and hold technique to decrease chopping spike instead of LPF that improves 36% in voltage damping and 11% in area.