Cognitive Radio 시스템의 NC-OFDM을 위한 저전력 FFT 설계

장인걸(In-Gul Jang),정진균(Jin-Gyun Chung) 大韓電子工學會 2011 電子工學會論文誌-TC (Telecommunications) Vol.48 No.6

최근 무선통신 기술의 발전과 함께 주파수 자원의 부족현상이 심화 되고 있다. 따라서 주파수 자원을 효율적으로 사용하기 위한 방안의 하나로 CR(Cognitive Radio) 시스템에 대한 연구가 활발히 진행되고 있다. CR 시스템에서는 incumbent user에게 할당된 주파수영역이 사용되지 않을 경우 이를 secondary user에게 할당하여 주파수 사용의 효율을 높인다. CR 시스템에 NC-OFDM 방식을 이용할 경우 incumbent user가 사용하는 주파수 대역에 해당하는 FFT의 입력은 ‘0’으로 할당된다. 본 논문에서는 CR 시스템에서 사용하는 FFT에 ‘0’의 입력이 많은 특성을 이용하여 효율적인 Zero flag 생성회로 설계기법, 이를 이용한 메모리 access 감소기법, 덧셈 및 곱셈 연산 횟수의 감소기법을 제안한다. Cognitive Radio 시스템에 적용하기 위해 Radix-2⁴ SDF(Single-Path Delay Feedback) 구조의 2048포인트 FFT를 Verilog HDL을 이용하여 설계하였으며 제안된 방법으로 FFT를 구현할 때 기존의 방법에 비해 메모리, 덧셈기 및 곱셈기의 전력소모가 크게 감소하며 입력 중 ‘0’ 신호의 비율이 증가함에 따라 전력소비 감소효율이 더욱 증가함을 보인다. Recently, the investigation of the cognitive radio (CR) system is actively progressed as one of the methods for using the frequency resources more efficiently. In CR systems, when the frequency band allocated to the incumbent user is not used, the unused frequency band is assigned to the secondary user. Thus, the FFT input signals corresponding to the actually used frequency band by the incumbent user are assigned as '0'. In this paper, based on the fact that there are many ‘0’ input signals in CR systems, a low-power FFT design method for NC-OFDM is proposed. An efficient zero flag generation technique for each stage is first presented. Then, to increase the utility of the zero flag signals, modified architectures for memory and arithmetic circuits are presented. To verify the performance of the proposed algorithm, 2048 point FFT with radix-24SDFstructureisdesignedusingVerilog HDL. The simulation results show that the power consumption of FFT is reduced considerably by the proposed algorithm.

Mapping 기법을 이용한 WiBro용 IFFT 설계

장인걸(In-Gul Jang),김용은(Yong-En Kim),강현수(Hyun-Soo Kang),정진균(Jin-Gyun Chung) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.7

OFDM technique has been widely used in wire and wireless communication applications. FFT and IFFT are the key components of OFDM systems. In this paper, to reduce the memory size required for IFFT, we propose a new IFFT design method based on a mapping method. From simulations, it is shown that the proposed IFFT design method achieves more than 60% area reduction compared with previous IFFT circuits.

협대역 사물인터넷(NB-IoT) 시스템에서 NRS sequence 에 대한 연구

장인걸(In Gul Jang),조권도(Gweon Do Jo) 한국통신학회 2017 한국통신학회 학술대회논문집 Vol.2017 No.1

Mapping 기법을 이용한 효율적인 IFFT 설계

장인걸(In-Gul Jang),김용은(Yong-Eun Kim),정진균(Jin-Gyun Chung) 대한전자공학회 2007 電子工學會論文誌-TC (Telecommunications) Vol.44 No.11

FFT(Fast Fourier Transform) 프로세서는 WiBro, DAB, UWB와 같은 OFDM 시스템의 구현에 있어 중요한 블록 중 하나이다. 현재, FFT 프로세서의 구현에 관한 연구는 계속 이루어지고 있으며 대부분의 연구들은 곱셈기의 수나 면적감소, 메모리사이즈 감소, 제어회로를 감소시키는 것에 초점을 두어 진행되고 있다. 본 논문에서는 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리를 감소시키기 위하여 mapping 방법을 토대로 한 새로운 IFFT 설계방법을 제안한다. WiBro를 위한 1024포인트 IFFT를 설계하기 위해 Radix-2₄ SDF(Single-Path Delay Feedback) 구조를 사용하여 시뮬레이션하였으며 제안된 IFFT 설계방법으로 구현했을 시 기존의 방법으로 설계했을 때와 비교하여 메모리가 차지하는 면적에서 60%이상의 감소와 입력비트별로 다양한 SQNR(Signal-to-Quantization-Noise Ratio) 이득을 보였다. FFT(Fast Fourier Transform) processor is one of the key components in the implementation of OFDM systems such as WiBro, DAB and UWB systems. Most of the researches on the implementation of FFT processors have focused on reducing the complexities of multipliers, memory and control circuits. In this paper, to reduce the memory size required for IFFT(Inverse Fast Fourier Transform), we propose a new IFFT design method based on a mapping method. By simulations, it is shown that the proposed IFFT design method achieves more than 60% area reduction and much SQNR(Signal-to-Quantization-Noise Ratio) gain compared with previous IFFT circuits.

저지연 출력을 가지는 Radix-4 IFFT 설계에 관한 연구

장인걸(In Gul Jang),조권도(Gweon Do Jo) 한국통신학회 2017 한국통신학회 학술대회논문집 Vol.2017 No.6

LTE 시스템을 위한 하드웨어 효율적인 IFFT 설계방법

장인걸(In-Gul Jang),이영하(Young-Ha Lee),정진균(Jin-Gyun Chung) 한국통신학회 2014 한국통신학회 학술대회논문집 Vol.2014 No.1

보조필터를 이용한 가중치 보간방법

장인걸(In-Gul Jang),이재경(Jae-Kyung Lee),정진균(Jin-Gyun Chung) 大韓電子工學會 2011 電子工學會論文誌-SP (Signal processing) Vol.48 No.3

보간 필터는 통신과 멀티미디어 응용프로그램에 널리 사용된다. 다항식 보간은 보간된 값을 얻기 위해서 입력정보에 따른 다항식의 계수를 계산한다. 최근에 다항식 보간방법의 성능을 향상시키기 위하여 보조필터를 이용한 FIR 보간방법이 제안되었다. 본 논문에서는 최대값 또는, 최소값 계산 등 특정 순간의 보간 값만 필요한 응용에서 보간필터의 성능을 더욱 향상시킬 수 있는 보조필터를 이용한 가중치 적용 보간방법을 제안한다. 제안한 방법을 X-선 형광분석장치에서 사용되는 정규분포곡선에 대한 보간에 적용하여 기존 보간방법에 비해 더욱 우수한 보간 성능이 제공됨을 보인다. Interpolation filters are widely used in many communication and multimedia applications. Polynomial interpolation computes the coefficients of the polynomial according to the input information to obtain the interpolated value. Recently, FIR interpolation method using supplementary filters was proposed to improve the performances of polynomial interpolation methods. In this paper, by combining a weighting factor approach with the supplementary filter method, we propose a weighted interpolation method which can be efficiently used to compute the maximum or minimum values of a given curve using only a restricted number of sample values. With application to the interpolation of normal distribution curves used in XRF systems, it is shown that the proposed approach exhibits improved performances compared with conventional interpolation methods.

Active Star를 이용한 FlexRay 네트워크 구현

장인걸(In-Gul Jang),전창하(Chang-Ha Jeon),이재경(Jae-Kyung Lee),정진균(Jin-Gyun Chung) 대한전자공학회 2009 電子工學會論文誌-SC (System and control) Vol.46 No.4

FlexRay는 차량의 성능향상과 많은 전자제어 유닛으로 인해 발생하는 배선 및 성능저하를 개선하기 위한 고성능 통신 시스템 네트워크의 표준이다. 최대 10Mbps의 데이터 전송 속도를 가지며 2개의 채널을 통해 동시에 전송할 수 있다. FlexRay 시스템을 하드웨어로 구현하기 위해 SDL로 설계된 결과를 토대로 Verilog HDL을 이용하여 설계하였고, Magna/Hynix 0.18 um 공정을 이용해 Synopsys Design Compiler를 사용해 합성하였다. FlexRay 시스템에서 여러 노드 사이의 통신 제어를 위해 active star와 passive star가 사용되는데 active star는 최대 10Mbps의 빠른 데이터 전송에 주로 쓰인다. 본 논문에서는 active star를 이용한 FlexRay 네트워크를 구현하기 위해 설계한 FlexRay 시스템 외에 active star를 제어하기 위한 별도의 controller를 구현하였고 하나의 송신노드에 두 개의 수신노드를 연결하여 각각의 수신노드에 다른 프레임 메시지를 전송하는 실험을 통하여 올바른 동작이 이뤄짐을 확인하였다. FlexRay is a new standard of network communication system which provides solutions to the degradation problems generated by many ECU (Electronic Control Unit) connections in automobiles and automation systems. The upper bound of the data rate is 10Mbps and it provides two channels for redundancy. In this paper, FlexRay system is first designed using SDL. For hardware implementation, FlexRay system is designed using Verilog HDL based on the SDL design result. The designed system is synthesized using Synopsys Design Compiler with the Magna/Hynix 0.18 um cell library. In this paper, to construct a FlexRay network, active star is used since active star systems can provide high speed data transmission up to 10Mbps. The performance of the star network is tested using one transmitter node and two receiver nodes.

초고속 저지연 통신시스템을 위한 저지연 IFFT 설계에 관한 연구

장인걸(In Gul Jang),조권도(Gweon Do Jo) 한국통신학회 2016 한국통신학회 학술대회논문집 Vol.2016 No.6

CIM(Combined Integer Mapping)을 이용한 OFDM 송신기의 IFFT 메모리 감소

이재경(Jae-Kyung Lee),장인걸(In-Gul Jang),정진균(Jin-Gyun Chung),이철동(Chul-Dong Lee) 大韓電子工學會 2010 電子工學會論文誌-TC (Telecommunications) Vol.47 No.10

FFT(Fast Fourier Transform)는 IEEE 802.22와 같은 여러 무선표준에서 사용되는 OFDM 시스템의 주요 블록 중 하나이다. FFT의 전력소모 감소, 면적감소, 고속동작을 위해 새로운 FFT 아키텍처 개발, twiddle factor 곱셈을 위한 곱셈기의 수나 면적감소, 제어회로의 단순화 등에 초점을 둔 FFT 프로세서의 구현에 관한 연구가 지속적으로 진행되어왔다. FFT의 입력포인트 수 N이 증가함에 따라 log2N 개의 각 FFT 스테이지 구현에 사용되는 시프트레지스터(또는, 메모리)가 차지하는 비중이 전체 FFT회로의 70%이상이 되며 이러한 메모리들은 FFT의 처음 두 스테이지에 집중되어 두 스테이지의 메모리가 전체 메모리의 75%를 차지한다. 본 논문에서는 OFDM 송신부의 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리 사이즈를 감소시키기 위해 입력변조신호, 파일럿(pilot)신호, 널(null) 신호의 mapping을 IFFT와 결합하는 새로운 기법을 제안한다. Cognitive radio 시스템에 적용하기 위한 2048포인트 IFFT를 제안한 방법으로 설계하고 메모리가 차지하는 면적에서 기존의 방법과 비교하여 38.5 %이상의 이득을 가짐을 보인다. FFT(Fast Fourier Transform) processor is one of the key components in the implementation of OFDM systems for many wireless standards such as IEEE 802.22. To improve the performances of FFT processors, various studies have been carried out to reduce the complexities of multipliers, memory interface, control schemes and so on. While the number of FFT stages increases logarithmically (log2N) as the FFT point-size (N) increases, the number of required registers (or, memories) increases linearly. In large point-size FFT designs, the registers occupy more than 70% of the chip area. In this paper, to reduce the memory size of IFFT for OFDM transmitters, we propose a new IFFT design method based on a combined mapping of modulated data, pilot and null signals. The proposed method focuses on reducing the sizes of the registers in the first two stages of the IFFT architectures since the first two stages require 75% of the total registers. By simulations of 2048-point IFFT design for cognitive radio systems, it is shown that the proposed IFFT design method achieves more than 38.5% area reduction compared with previous IFFT designs.