Register Pressure를 고려한 다중 출력 명령어를 위한 개선된 코드 생성 방법

윤종희,백윤흥,고광만,Youn, Jong-Hee M.,Paek, Yun-Heung,Ko, Kwang-Man 한국정보처리학회 2012 정보처리학회논문지 A Vol.19 No.1

최근 내장형 프로세서가 다양한 휴대 기기에서 사용이 급격히 증가됨에 따라, 빠른 수행 속도와 저전력을 지원하는 내장형 프로세서를 제작하기 위해 대상 응용 프로그램에 최적환 된 설계가 요구되고 있다. 이를 위해, 프로세서들은 다중 출력 명령어형태의, 특별한 명령어들을 추가하고 있다. 여기서 다중 출력 명령어란 다수의 결과값을 병렬적으로 출력하는 명령어를 말한다. 하지만, 이러한 다중 출력 명령어들은 기존 컴파일러에서 생성하지 못하는 문제점이 있다. 그래서, 이를 위한 컴파일 알고리즘이 개발되었지만, 이 알고리즘에서는 register pressure를 고려하지 않아서 최적의 성능을 발휘할 수가 없었다. 본 논문에서는 register pressure를 고려하는 알고리즘을 새롭게 제안하고, 그 결과 기존 알고리즘에 비해서 평균 3%의 코드 사이즈 감소와 2.7% 수행 시간 향상을 더 이룰 수 있었다. The demand for faster execution time and lower energy consumption has compelled architects of embedded processors to customize it to the needs of their target applications. These processors consequently provide a rich set of specialized instructions in order to enable programmers to access these features. Such an instruction is typically a $multi$-$output$ $instruction$ (MOI), which outputs multiple results parallely in order to exploit inherent underlying hardware parallelism. Earlier study has exhibited that MOIs help to enhance performance in aspect of instruction counts and code size. However the earlier algorithm does not consider the register pressure. So, some selected MOIs introduce register spill/reload code that increases the code size and instruction count. To attack this problem, we introduce a novel iterated instruction selection algorithm based on the register pressure of each selected MOIs. The experimental results show the suggested algorithm achieves 3% code-size reduction and 2.7% speed-up on average.

임베디드 프로세서의 성능 향상을 위한 DIAM의 진보한 아키텍처

윤종희,신세철,백윤홍,조정훈,Youn, Jong-Hee,Shin, Se-Chul,Baek, You-Heung,Cho, Jeong-hun 한국정보처리학회 2009 정보처리학회논문지 A Vol.16 No.6

32비트 아키텍처가 현대 마이크로프로세서의 표준이 되어가고 있음에도 불구하고 작은 사이즈와 적은 파워 소모량을 우선시 하는 저가의 프로세서에서는 여전히 16비트 아키텍처가 사용되고 있다. 그러나 16비트 아키텍처는 특정 애플리케이션을 위한 특별한 명령어들을 추가할 만 한 충분한 인코딩 공간이 제공되지 않는 결정적인 단점을 가지고 있다. 이것을 극복하기 위해 기존의 많은 아키텍처에서 일반적이지 않은 다양 한 어드레싱 모드들을 수용하기 위한 직교적이지 않으면서(non-orthogonal) 불규칙한 명령어 셋이 사용되었다. 일반적으로 직교적이지 않은 아 키텍처들은 최적의 코드를 생성하기 위해서 매우 정교한 컴파일러 기술을 요구하는 경향이 있기 때문에 컴파일러에 지향적이지 않는 것으로 간주된다. 이전에 우리는 이런 문제를 해결하기 위해 새로운 어드레싱 모드인 DIAM (dynamic implied addressing mode)을 사용하는 컴파일러 지향적 프로세서를 제안하였다. 이 논문에서는16비트 프로세서에서 우리의 애플리케이션들을 위해 더 많은 인코딩 공간을 제공하였던 DIAM을 사용하는 아키텍처를 설명하고, 그것을 보완하여 성능이 더욱 개선된 아키텍처에 대하여 설명할 것이다. 우리의 실험에서 제안된 아키텍처는 기존의 아키텍처에 비해 평균적인 성능을 11.6% 증가시켰다. Although 32-bit architectures are becoming the norm for modern microprocessors, 16-bit ones are still employed by many low-end processors, for which small size and low power consumption are of high priority. However, 16-bit architectures have a critical disadvantage for embedded processors that they do not provide enough encoding space to add special instructions coined for certain applications. To overcome this, many existing architectures adopt non-orthogonal, irregular instruction sets to accommodate a variety of unusual addressing modes. In general, these non-orthogonal architectures are regarded compiler-unfriendly as they tend to requires extremely sophisticated compiler techniques for optimal code generation. To address this issue, we proposed a compiler-friendly processor with a new addressing mode, called the dynamic implied addressing mode(DIAM). In this paper, we will demonstrate that the DIAM provides more encoding space for our 16-bit processor so that we are able to support more instructions specially customized for our applications. And we will explain the advanced architecture which has improved performance. In our experiment, the proposed architecture shows 11.6% performance increase on average, as compared to the basic architecture.

Compiler triggered C level error check

정지문,윤종희,이종원,백윤흥,Zheng, Zhiwen,Youn, Jong-Hee M.,Lee, Jong-Won,Paek, Yun-Heung Korea Information Processing Society 2011 정보처리학회논문지 A Vol.18 No.3

IR(Intermediate Representation) 최적화 과정은 컴파일러 back-end의 중요한 부분으로서 sub-expression elimination, dead code elimination 등 최적화 기법들을 사용한다. 하지만 IR 최적화 단계에서 생기는 에러들을 검출하고 디버깅하는데 많은 어려움이 있다. 그 첫 번째 이유로는 컴파일 된 어셈블리 코드를 해독하여 에러를 체크하기 어렵고 두 번째로는 IR 최적화 단계에서 에러가 생겼는지 결정 짓기 어렵기 때문이다. 이런 이유들로 인하여, 우리는 C 레벨에서 IR 코드변환 무결점 여부를 체크하기 위한 기법들에 관한 연구를 진행하여 왔다. 우리는 MeCC(Memory Comparison-based Clone) 탐색기를 기반으로 하여, 최적화하기 전 IR코드와 최적화 한 후의 IR코드를 각각 C코드로 다시 변환한 뒤, 이 두 개의 C코드를 MeCC의 입력으로 주고, 결과의 일치 여부를 확인하는 방법을 사용한다. 하지만 MeCC가 완벽한 결과를 알려주지 않기 때문에, 우리는 각 IR 최적화 기법마다의 특징에 대한 정보를 사전에 처리해서 그 결과의 정확도를 높였다. 이 논문에서는 dead code elimination, instruction scheduling 및 common sub-expression elimination 등 최적화 기법들을 이용한 변환 코드들을 예시로 실험하여 최종적으로 MeCC에서의 C 레벨 코드의 정확한 에러 체크 동작여부를 보여준다. We describe a technique for automatically proving compiler optimizations sound, meaning that their transformations are always semantics-preserving. As is well known, IR (Intermediate Representation) optimization is an important step in a compiler backend. But unfortunately, it is difficult to detect and debug the IR optimization errors for compiler developers. So, we introduce a C level error check system for detecting the correctness of these IR transformation techniques. In our system, we first create an IR-to-C converter to translate IR to C code before and after each compiler optimization phase, respectively, since our technique is based on the Memory Comparison-based Clone(MeCC) detector which is a tool of detecting semantic equivalency in C level. MeCC accepts only C codes as its input and it uses a path-sensitive semantic-based static analyzer to estimate the memory states at exit point of each procedure, and compares memory states to determine whether the procedures are equal or not. But MeCC cannot guarantee two semantic-equivalency codes always have 100% similarity or two codes with different semantics does not get the result of 100% similarity. To increase the reliability of the results, we describe a technique which comprises how to generate C codes in IR-to-C transformation phase and how to send the optimization information to MeCC to avoid the occurrence of these unexpected problems. Our methodology is illustrated by three familiar optimizations, dead code elimination, instruction scheduling and common sub-expression elimination and our experimental results show that the C level error check system is highly reliable.

데이터를 고려한 저전력 소모 CGRA 매핑 알고리즘

김용주,윤종희,조두산,백윤흥,Kim, Yong-Joo,Youn, Jong-Hee,Cho, Doo-San,Paek, Yun-Heung 한국정보처리학회 2012 정보처리학회논문지 A Vol.19 No.1

모바일 시장 및 소형 전자기기 시장의 발달에 따라 고성능 프로세서에 대한 요구 또한 커지게 되었다. 재구성형 프로세서(CGRA)는 고성능과 저전력 소모를 동시에 만족시키는 프로세서로 ASIC의 고성능 저전력을 대체하면서도 하드웨어를 쉽게 재디자인 할 수 있도록 구성된 프로세서이다. 어플리케이션의 구조에 따라 CGRA의 전체수행시간이 프로세서 자체의 수행시간보다 데이터의 전송시간에 종속되는 경우가 있다. 이 논문에서는 데이터 전송시간에 따라 수행에 사용되는 자원을 최적화 함으로써 전력소모를 줄이는 매핑 알고리즘을 제안하였다. 제안된 알고리즘을 사용한 경우, 기존의 방식보다 최대 73%, 평균 56.4%의 전력소모를 줄일 수 있었다. The demand of high performance processor is soaring due to the extending of mobile and small electronic device market. CGRA(Coarse Grained Reconfigurable Architecture) is the processor satisfying both of performance and low-power demands and a great alternative of ASIC that can be reconfigured. This paper presents a novel low-power mapping algorithm that optimizes the number of used computation resource in the mapping phase by considering data transfer time. Compared with previous mapping algorithm, ours reduce energy consumption by up to 73%, and 56.4% on average.

TBHP 처리 세포의 이미지 인식을 통한 세포 생존율 구분에 관한 연구

박연균 ( Yeon-kyun Park ),윤종희 ( Jong-hee Youn ) 한국정보처리학회 2021 한국정보처리학회 학술대회논문집 Vol.28 No.2

이미지에 대한 정보를 식별하는 기술인 이미지 인식은 현재 무인 자동차의 자율주행, 안면 인식, 의료 등의 여러 산업 분야에 적용되어 활발히 사용되고 있다. 이 중에서 이미지 객체 인식을 활용하여, 단순히 세포를 인식하는 것에서 더 나아가 TBHP 처리 세포에 대해 용액의 투입량과 시간 등의 다양한 조건을 고려함으로써 하나의 이미지에 포함된 세포의 전체 생존율을 판단하여 구분해보고자 한다.

CodeQL을 활용한 정적 분석

이소연(So-Yeon Lee),윤종희(Jong-Hee Youn) 한국정보과학회 2021 한국정보과학회 학술발표논문집 Vol.2021 No.6

유해 사이트를 접속하는 안드로이드 앱을 문자열 분석으로 검사하는 시스템

최광훈,고광만,박희완,윤종희,Choi, Kwang-Hoon,Ko, Kwang-Man,Park, Hee-Wan,Youn, Jong-Hee 한국정보처리학회 2012 정보처리학회논문지 A Vol.19 No.4

안드로이드 기반 스마트폰 앱의 바이너리 코드를 오프라인 상에서 분석하여 유해 사이트 목록에 포함된 서버에 접속하는지 여부를 판단하는 시스템을 제안하고, 실제 앱에 대해 적용한 실험 결과를 제시한다. 주어진 앱의 바이너리 코드를 Java 바이트 코드로 역 컴파일하고, 문자열 분석을 적용하여 프로그램에서 사용하는 모든 문자열 집합을 계산한 다음, 유해 매체물을 제공하는 사이트 URL을 포함하는지 확인하는 방법이다. 이 시스템은 앱을 실행하지 않고 배포 단계에서 검사할 수 있고 앱 마켓 관리에서 유해 사이트를 접속하는 앱을 분류하는 작업을 자동화 할 수 있는 장점이 있다. DNS 서버를 이용하거나 스마트폰에 모니터링 모듈을 설치하여 차단하는 기존 방법들과 서로 다른 단계에서 유해 앱을 차단함으로써 상호 보완할 수 있는 방법이 될 수 있다. This paper proposes a string analysis based system for classifying Android Apps that may access so called harmful sites, and shows an experiment result for real Android apps on the market. The system first transforms Android App binary codes into Java byte codes, it performs string analysis to compute a set of strings at all program points, and it classifies the Android App as bad ones if the computed set contains URLs that are classified because the sites provide inappropriate contents. In the proposed approach, the system performs such a classification in the stage of distribution before installing and executing the Apps. Furthermore, the system is suitable for the automatic management of Android Apps in the market. The proposed system can be combined with the existing methods using DNS servers or monitoring modules to identify harmful Android apps better in different stages.

에너지-지향 달빅 바이트코드 스케줄링 기술

고광만 ( Kwang-man Ko ),박희완 ( Hee-wan Park ),윤종희 ( Jong-hee Youn ),최광훈 ( Kwang-hoon Choi ) 한국정보처리학회 2012 한국정보처리학회 학술대회논문집 Vol.19 No.1

안드로이드 플랫폼에 적합한 어플리케이션 보급이 급증하면서 안드로이드 가상머신인 달빅(dalvik)의 성능 향상을 위한 연구가 다양하게 시도되고 있다. 전력 공급이 제한적인 모바일 기기에서 효율적인 어플리케이션 실행을 위한 플랫폼의 성능 향상과 더불어 전력·에너지의 최적화된 소비가 중요한 이슈가 되고 있다. 이 논문은 달빅에서 실행되는 dex 파일의 바이트코드를 에너지 소비 중심으로 스케줄링하여 Java 어플리케이션의 전력·에너지 소비를 최적화하고자 하는 시도이다. 에너지 지향적인 스케줄링 기법은 전통적인 리스트-인스트럭션 스케줄링 기법을 기반으로 하였으며 스케줄링 전·후의 실험 결과를 제시하여 이 연구의 효과를 입증한다.

IR Simulator 를 위한 Data structure 와 Interface 연구

최영규 ( Young-kyu Choi ),안민욱 ( Min-wook Ahn ),윤종희 ( Jong-hee Youn ),권용인 ( Yong-in Kwon ),윤종희 ( Jong-hee Yoon ),백윤흥 ( Yun-heung Paek ) 한국정보처리학회 2009 한국정보처리학회 학술대회논문집 Vol.16 No.2

Intermediate Representation(IR)은 컴파일러가 Target code 를 생성하기까지의 중간 단계에서 프로그램을 표현하는 수단이다. 본 논문에서는 컴파일러의 IR 을 직접 Simulation 해서 각종 profiling information 을 수집하여 프로그램의 성능 향상에 도움을 줄 수 있는 IR Simulator 를 제안하고자 한다. 더 나아가 IR Simulator 를 위한 Data structure 와 Interface 는 Target Simulation 에도 재사용이 가능하도록 고안되었기 때문에 재겨냥성 컴파일러의 Target Simulator 를 자동으로 생성하는 연구를 진행하고 있다.

탁아의 과제 : 생태학적인 접근

윤종희 淑明女子大學校 兒童硏究所 兒童福祉學科 1991 兒童硏究 Vol.6 No.1

탁아의 과제에 대한 생태학 입장에서의 방향 제시는 아동을 심리학적, 단편적 존재로 규정하지 않고 총체적, 역동적 관점에서 보겠다는 발전적 견해로 높이 평가되며, Bronfenbrenner의 생태학적 체제에 의거 탁아의 방향을 조명하겠다는 시작은 종래의 분석적, 실증주의적, 해부학적인 경향에서 탈피한 진일보한 시도로 받아들여집니다. 그러다 발표자의 "탁아 목표와 방향", 그리고 "양질의 탁아를 위한 생태학적 접근"에 대한 논의들은 기술적 정리로 그쳐 탁아의 방향ㆍ탁아모형의 설정ㆍ탁아프로그램등에 관한 준거 제공을 기대한 토론자를 아쉽게 하였고, 또한 현재 우리나라 탁아의 위상이 어떠한 생태학적 체계와 긴밀한 관련이 있는지에 대한 진단적 관점의 제시부족은 발표자의 논리를 약하게 하는 아쉬움으로 여겨집니다. 토론자는 아래에서 어떠한 입장에서든지 탁아과제의 논의에서 선행되어 검토되어야 할 선행 전제들과 발표자에 의해 제안된 생태학적 접근에 대한 한가지 대안으로 "가설적 탁아모형"을 제안함으로써 토론에 대하고자 합니다. 먼저 탁아과제의 논의를 위한 전제를 피력하고자 합니다. 첫째, 보편성 대 특수성의 전제 "89년 9월의 아동복리법 시행령", 금년 정기국회에 상정예정인 "영ㆍ유아법"등에 대한 세인의 거센 찬반 양론은 그 진원지의 원천은 탁아를 보는 양시각-보편성 시각과 특수성 시각-에서 비롯된 것입니다. 후자는 소외계층, 보호계층, 필요계층부터 탁아문제를 점진적으로 추진해야 한다는 입장이고, 전자는 "법은 만인 앞에 평등하다"라는 보편적 논리에 입각하여 모든 계층이 공감대를 형성할 수 있는 입법을 성안하라는 취지입니다. 쌍방의 견해를 충족할 수 있는 묘안이 없다면, 입법추진과 또는 이해집단은 상대방의 소리에 최대한의 경험을 하여야 할 것입니다. 둘째, 시대성과 당위성의 전제 탁아문제는 금세기의 사회변동 및 사회구조 변화에 따른 시대적 요청이므로 이에 상응하는 어떤 댓가를 지불하더라도 "반드시" 실현되어야 한다고 보는 입장과 탁아는 새롭게 등장한 "New Issue" 또는 "Hot Issue"가 아니라 기존의 사회조직체나 기관의 보완 또는 확대 선상에서 해결 가능한, 이제까지 있어왔고 앞으로 계속 지속될 "있어야"하는 당면한 문제로 보는 시각입니다. 전자의 입장이 사회개혁 또는 혁신적 진보를 추구하는 진보파라면, 후자는 기존 사회질서와 패턴의 유지ㆍ안녕을 희구하는 수구파의 견해로 여겨집니다. 다시 말해, "Not Havers" 와 "Havers" 의 갈등이므로 의견의 접근이 용이하지 않은 배타적 전제조건으로 여겨집니다. 셋째, 연속성과 불연속성의 전제 이 전제는 탁아를 보호의 기능을 갖느냐 혹은 교육의 기능을 갖느냐, 그렇지 않은 어느 쪽의 우선 순위의 문제로 보느냐 하는 것입니다. 전자는 불연속적 견해로써 탁아는 분명히 교육과 구분되는 본질을 갖고 있으며, 필요하다면 단지 부수적 파생적 기능 정도로 보려고 합니다. 한편 후자는 탁아의 대상범위(0~5세), 탁아의 시간(7:00~19:00)등에서 유아교육과 중첩되므로 교육기능의 하향적 발전으로 보려고 하는 입장입니다. 영아교육 프로그램의 개발, 원아 대 교사의 비율 저하의 여건 충족으로 해결될 수 있다는 생각입니다. 넷째, 명분성과 실용성의 전제 지금까지의 아동학 및 발달심리학적 정보는"아동은 잘 훈련받은 부모를 가질 권리"를 인정하는 방향으로 지향하고 있습니다. 만약 부모의 이러한 역할수행에 이상(異常)이 있을 경우, 이를 보완할 전문기관의 필요성을 보증해야 한다는 인본주의적 견해와 성인의 편리와 작업의 효능성 관점에서 탁아시설이 절대 필요하다는 유용성 견해가 있습니다. 전자는 아동중심적, 미래지향적 사고를 지칭하며, 후자는 성인지향적, 현실 지향적 사고를 대변한다고 볼 수 있습니다. 토론자는 이상의 네가지 기본 전제 하에 다음의 가설적 탁아모형을 제안하고자 합니다. ◁ 그림 삽입▷ (원문을 참조하세요) 아래에서 위 모형에 대해 간결하게 언급하고자 합니다. 첫째, 국가적 차원에서 탁아를 통해 달성하고자 하는 이념 및 가치가 무엇인가에 의해 탁아의 방향과 목표가 제시되어야 합니다. 다시 말해, 경제적 차원, 정치적 차원 그리고 산업기술적 차원에서 탁아에 거는 기대와 포부가 무엇인가를 진단하는 작업이 선행되어야 합니다. 그 구체적인 예로, 국가의 경제개발추진 정책방향, 교육법 및 국민교육헌장에 명시된 교육이념의 분석, 사회변천 및 구조변동에 따른 탁아욕구 변동 분석, 행정부의 주요 국정이념 및 정책슬로건의 진단과 분석, 미래사회에 필요한 직종 및 기술의 전망과 추세진단 등이 바로 탁아방향 및 목표의 바탕이 될 것입니다. 둘째, Macrosystem으로 부터 탁아 가치 및 신념체제가 설정되면 보다 구체적으로 개인과 사회와의 관계에 대한 기본가정 및 이상적인 미래의 인간상에 대한 기본 가정의 탐색이 이루어져야 합니다. 전자를 위해, 사회학적 이론으로 부터 현사회와 미래사회의 가족구조의 변천에 따른 가족구성원의 역할 기대 및 남녀의 성차이에 대한 관념들을 성립해야할 것이며, 교육이론과 발달심리학으로부터 바람직한 인간상의 정립에 대한 시사점들을 얻어야 할 것입니다. 셋째, 먼저 탁아형태를 설명하고 이어서 탁아내용에 대해 설명하기로 하겠습니다. 먼저 탁아형태를 보면, ① 탁아 프로그램의 종류에 따른 분류입니다. 형식적인 프로그램을 갖고 있는 탁아원과 그렇지 않은 탁아원 : 정부의 지원금에 의해 운영되는 공립 탁아시설기관과 민간단체 또는 개인에 의해 운영되는 사립 시설기관 등입니다. ② 탁아 수혜대상의 보편성 정도에 따른 탁아형태를 볼 수 있습니다. 특수한 집단의 자녀에게 제한되어 적용되는 프로그램과 전체 아동을 대상으로하는 프로그램으로 대별할 수 있습니다. ③ 탁아의 기본방향에 의한 구분입니다. 예방적 성격을 띈 탁아(질병, 영양결손, 결손예방 등), 잠재적 결함 또는 결손요인의 처방을 위한 탁아(영세민 자녀의 보상 프로그램), 보호 및 수용을 위한 탁아(어린이집), 발달적 촉진을 위한 탁아(유아원 및 유치원)들을 들 수 있습니다. ④ 보급체제(delivery system)에 의한 분류입니다. 가족 또는 가정 중심의 탁아형태이냐 혹은 기관중심의 탁아형태이냐입니다. 다른 한편, 탁아 내용은 어떠한 경험을 제공하느냐에 따라 크게 두가지로 나누어 볼 수 있습니다. 그 하나는 과정중심적 경험을 제공하는 일과 결과중시적 경험을 제공하는 일입니다. 전자는 아동의 욕구, 흥미, 발달적 욕구 그 자체가 경험제공의 주요원이 된다면, 후자는 사회ㆍ정치적 생태적 환경에 삶을 영위하기 위한 최소의 기능들을 연마하는데 필요하다고 판단되는 경험들의 제공이 전제됩니다. 전자를 심리학적 입장에 의거한 탁아내용 제공이라면, 후자는 교육철학적, 현상학적, 생태학적입장에 의한 탁아내용입니다. 다른 하나는 경험의 범위입니다. 전인적 경험의 제공이냐 혹은 특수 경험을 위주로 한 보완적 경험의 제공이냐 입니다. 전자는 신체적, 지적, 언어적, 사회적, 정서적 발달에 필요한 제경험의 제공을 통한 조화로운 인간을 만드는 것에 촛점을 맞춘다면, 후자는 촛점 탁아경험(예, 기본생활습관, 위생 ㆍ건강 ㆍ보건 ㆍㆍㆍ)을 Core로 하여 다른 경험들을 보완하는 형태를 취사는 것입니다. 이상으로 토론자는 생태학적 입장에 기초한 "가설적 탁아모형"을 제안하면서, 토론자 개인적 사견을 첨언한다면, Care와 Education의 합성어인 "Educare"의 방향으로 탁아의 과제가 규명되기를 희망하면서 본 토론을 끝맺고자 합니다.