RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
        • 등재정보
        • 학술지명
        • 주제분류
        • 발행연도
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        RSA 암호화 프로세서에 적용 가능한 효율적인 누적곱셈 연산기 설계

        문상국,Moon, Sang-Gook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.1

        1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 기본으로 하는 RSA프로세서는 기본 워드를 128비트로 하고 곱셈 곁과의 누적기로는 256비트의 레지스터를 사용한다. 128 비트 곱셈을 효율적으로 수행하기 위하여 32비트${\times}$32비트 곱셈기를 사용하며 각 연산 결과는 128비트 크기의 8개 레지스터에 필요에 따라 저장되어 몽고메리 알고리즘을 수행하는데 사용된다. 본 논문에서는 128비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 계산하기 위하여 모든 연산 단계를 미리 분석하여 불필요한 연산단계를 수행하지 않고 곱셈 횟수를 줄여 효율적인 누적 곱셈 연산기를 구현하였다. 구현된 누적 곱셈 연산기는 자동으로 합성하였고, 본 논문 작성에서 기준이 되는 RSA프로세서의 동작 주파수인 20MHz에서 정상적으로 동작하였다 RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b${\times}$32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, an efficient method to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The suggested method pre-analyze the all possible cases so that the MAC unit can remove unnecessary calculations to speed up the execution. The proposed architecture prototype of the MAC unit was automatically synthesized, and successfully operated at 20MHz, which will be the operation frequency in the target RSA processor.

      • KCI등재

        고비도 공개키 암호화 프로세서에 적합한 이진 덧셈기의 구조 연구

        문상국,Moon, Sang-Gook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.11

        현재까지 이진 덧셈기에 대한 연구는 다양한 방법으로 연구되었다. 비동기식 덧셈기들의 최악 지연시간과 평균 지연시간에 대한 연구에 의하면, 하이브리드 구조의 캐리선택 덧셈기가 리플캐리 덧셈기에 비해 32비트 비동기 MSC 프로세서에서 17%, 64비트 마이크로프로세서에서 23%의 성능 향상을 보였다. RSA와 같이 복잡하고 고성능의 연산을 필요로 하는 프로세서 시스템에서 는 가장 기본적인 연산을 수행하는 덧셈기에 대한 최적화가 필수적이다. 현재까지 다양한 구조와 여러 가지 방법으로 덧셈기에 대한 면적과 지연시간에 대한 연구는 덧셈 방식이나 덧셈기 구조에 대한 것이 대부분이었다. 본 논문에서는 자동 합성 측면에서 덧셈기의 성능을 분석하고 설계하였다. 덧셈기를 소그룹으로 나누어 각 소그룹에 대한 크기 차이와 합성 방법에 따라서 구현된 덧셈기들의 성능 및 소요면적을 분석하여 복잡한 대단위 연산을 요하는 공개키 암호화프로세서에 적합한 최적화된 덧셈기의 구조를 제안한다. Studies on binary adder have been variously developed. According to those studies of critical worst delay and mean delay time of asynchronous binary adders, carry select adders (CSA) based on hybrid structure showed 17% better performance than ripple carry adders (RCA) in 32 bit asynchronous processors, and 23% better than in 64 bit microprocessor implemented. In the complicated signal processing systems such as RSA, it is essential to optimize the performance of binary adders which play fundamental roles. The researches which have been studied so far were subject mostly to addition algorithms or adder structures. In this study, we analyzed and designed adders in an asp;ect of synthesis method. We divided the ways of implementing adders into groups, each of which was synthesized with different synthesis options. Also, we analyzed the variously implemented adders to evaluate the performance and area so that we can propose a different approach of designing optimal binary adders.

      • KCI등재

        무선 통신 기술의 산업기기 응용에 대한 고찰

        문상국,Moon, Sang-Gook 한국정보통신학회 2007 한국정보통신학회논문지 Vol.11 No.1

        노트북, 휴대 전화기, PDA 등의 개인용 휴대기기가 무선 네트워크와 더불어 발전하면서 더더욱 크고 강력한 시장을 형성하고 있다. 이와 더불어, 무선 네트워크간의 원활한 통신을 위하여, 각 응용 분야에 따라 학계에서의 적절한 표준 그룹이 완성 되 고 계속 발전되고 있다. 만일, 이 성숙된 무선 네트워크 기술이 산업 공장 단지의 기기들에 적용될 수 있다면, 케이블로 인한 공간 문제 해결, 기기 콘트롤러의 단순화 등 적용할 수 있는 장점이 무궁무진하다 할 것이다. 본 논문에서는 무선 채널과 무선 송수신기의 특성을 분석하고, 채널 속성에 영향을 받는 요인들을 파악하여 산업 무선기기간의 실시간 처리에 문제가 될 수 있는 이슈와 필드버스 통신의 근원적인 문제점에 대해서 분석한다. With the success of wireless technologies in consumer electronics, standard wireless technologies are envisioned for the deployment in industrial environments as well. Industrial applications involving mobile subsystems or just the desire to save cabling make wireless technologies attractive. Nevertheless, these applications often have stringent requirements on reliability and timing. In wired environments, timing and reliability are well catered for by fieldbus systems. When wireless links are included, reliability and timing requirements are significantly more difficult to meet, due to the adverse properties of the radio channels. In this paper, we thus discuss some key issues coming up in wireless fieldbus and wireless industrial communication systems.

      • 산업기기 네트워크에서의 실시간 처리와 필드버스 통신의 문제점 분석

        문상국(Sang-Gook Moon) 한국정보기술학회 2006 Proceedings of KIIT Conference Vol.2006 No.-

        노트북, 휴대 전화기, PDA 등의 개인용 휴대기기가 무선 네트워크와 더불어 발전하면서 더더욱 크고 강력한 시장을 형성하고 있다. 이와 더불어, 무선 네트워크 간의 원활한 통신을 위하여, 각 응용 분야에 따라 학계에서의 적절한 표준 그룹이 완성되고 계속 발전되고 있다. 만일, 이 성숙된 무선 네트워크 기술이 산업 공장 단지의 기기들에 적용될 수 있다면, 케이블로 인한 공간 문제 해결, 기기 콘트롤러의 단순화 등 적용할 수 있는 장점이 무궁무진하다 할 것이다. 본 논문에서는 무선 채널과 무선 송수신거의 특성을 분석하고, 채널 속성에 영향을 받는 요인들을 파악하여 산업 무선기기간의 실시간 처리에 문제가 될 수 있는 이슈와 필드버스 통신의 근원적인 문제점에 대해서 분석한다. With the success of wireless technologies in consumer electronics, standard wireless technologies are envisioned for the deployment in industrial environments as well. Industrial applications involving mobile subsystems or just the desire to save cabling make wireless technologies attractive. Nevertheless, these applications often have stringent requirements on reliability and timing. In wired environments, timing and reliability are well catered for by fieldbus systems. When wireless links are included, reliability and timing requirements are significantly more difficult to meet, due to the adverse properties of the radio channels. In this paper, we thus discuss some key issues coming up in wireless fieldbus and wireless industrial communication systems.

      • 스마트 열센서 네트워크의 카메라 미세조정을 위한 시스템 구축

        문상국(Sang-Gook Moon) 한국정보기술학회 2006 Proceedings of KIIT Conference Vol.2006 No.-

        저전력 집적회로 기술과 MEMS (micro electro-mechanical systems) 기술이 융합된 산물인 스마트 센서는 작은 크기, 저비용, 저전력의 특성을 가지고, 그와 더불어 임베디드 어플리케이션에 사용되기에 적합하므로 이동 환경 컴퓨팅 분야에서 주목을 받고 있다. 이 센서들이 이동 통신에 적용되면 어플리케이션의 특성에 따라 인간의 접촉이 쉽지 않은 곳과 원격 통신이 가능하다는 장점이 있다. 이러한 혁명적인 원격 네트워크 기술로 인하여 활동적인 연구자들에게 엄청난 연구의 장이 열린 것이다. 본 논문에서는 그 중 한가지의 어플리케이션인 열센서 카메라에 대한 응용 분야로, 적외선 열센서 카메라에 대한 미세 조정을 위한 시스템 구축 방안에 대하여 논의한다. Sensor networks are an emerging area of mobile computing. Networked sensors represent a new design paradigm enabled by advances in micro electro-mechanical systems (MEMS) and low power technology. Created with integrated circuit (IC) technology and combined with computational logic, these ‘smart’ sensors have the benefit of small size, low cost and power consumption, and, the capability to perform on-board computation. Though this recent technological innovation has shown a significant promise in many application domains, it has also exposed several technical limitations that must be improved. In this paper, we discuss the system deploy issues for infrared thermo sensor camera calibration.

      • Polynomial basis 방식의 고속 마스트로비토 곱셈기

        문상국(Sang-Gook Moon) 한국정보기술학회 2005 Proceedings of KIIT Conference Vol.2005 No.-

        정보 보호 응용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastovito의 직렬 유한체 곱셈방식의 3배 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 3배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 3배의 성능을 보여주었다. Efficient finite field operation in the elliptic curve (EC) public key cryptography algorithm, which attracts much of latest issues in the applications in information security, is very important. Traditional serial finite multipliers root from Mastrovito's serial multiplication architecture. In this paper, we adopt the polynomial basis and propose a new finite field multiplier, inducing numerical expressions which can be applied to exhibit 3 times as much performance as the Mastrovito's. We described the proposed multiplier with HDL to verify and evaluate as a proper hardware IP. HDL-implemented serial GF (Galois field) multiplier showed 3 times as fast speed as the traditional serial multiplier's adding only partial-sum block in the hardware.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼