http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
서석호(Seok Ho SEO),박세승(Sei Seung PARK),이강현(Kang Hyeon RHEE) 한국정보기술학회 2007 Proceedings of KIIT Conference Vol.2007 No.-
본 논문에서는 멀티미디어 신호처리 분야에서 중요한 부분을 차지하고 있는 고속 푸리에 변환(FIT:Fast Fourier Transform) 프로세서를 설계하는 것에 중점을 두었다. 본 논문에서는 64-points FIT(Fast Fourier Transform)프로세서를 R4 SDC(Radix-4 Single Delay path Commutator)-FIT 알고리즘을 기반으로 하는 효율적인 FIT 프로세서 구조를 설계하였다. 기존의 Radix-4 구조에서 복소 곱셈연산을 하기위해 곱셈기 4개와 덧셈기 2개를 필요로 하였지만, 본 논문에서는 이 복소 곱셈을 하는 연산량을 줄이기 위해 DA(Distributed Arithmetic)을 이용하여 기존의 곱셈기를 대신하는 구조를 제안하였다. 제안된 DA 연산구조를 VHDL로 코딩하여 시뮬레이션 한 결과, 곱셈기 구조에 비해서 65.8% 만큼 로직 사이즈가 감소됨을 보였고, 64-points FFT 전체 로직에 대해 VHDL로 코딩하여 시율레이션 한 결과 곱셈기 구조를 사용했을 경우에 비해 전체 로직 사이즈의 30.8%의 감소를 보였다. In this paper, our goal is implementing the 64-points FFT(Fast Fourier Transform) processor. Existent Radix-a SDC(Single Delay path Commutator) consist of two adders and four multipliers to operate complex multiplication but the proposed FFT architecture is applied DA(Distributed Arithmetic) and pipeline structure based on R4 SDC FFT algorithm to reduce multiplication cost. The DA structure executes complex multiplications using ROM and adders without multiplication operation and pipeline structure can reduce operation time. As a results, the proposed FFT architecture decreased logic cell size as 30.8% than the existent radix-a SDC structure.
An Implementation of 64-point FFT circuit of Radix-4 SDC structure Using Distributed Arithmetic
서석호(Seok Ho SEO),이강현(Kang Hyeon RHEE) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.7
In this paper, our goal is implementing the 64 point FFT(Fast Fourier Transform) processor. Existent Radix-4 SDC(Single Delay path Commutator) consist of two adders and four multipliers to operate complex multiplication but the proposed FFT architecture is applied DA(Distributed Arithmetic) and pipeline structure based on R4 SDC FFT algorithm to reduce multiplication cost. The DA structure executes complex multiplications using ROM and adders without multiplication operation and pipeline structure can reduce operation time. As a results, the proposed FFT architecture decreased logic cell size as 30.8% than the existent radix-4 SDC structure.
열경제학 해석에 의한 도시가스 연료를 사용하는 1-㎾급 고분자연료전지 시스템 고장진단에 관한 연구
서석호(Seok-Ho Seo),오시덕(Si-Doek Oh),오환영(Hwanyeong Oh),최윤영(Yoon-Young Choi),이원용(Won-Yong Lee),곽호영(Ho-Young Kwak) 한국신재생에너지학회 2021 한국신재생에너지학회 학술대회논문집 Vol.2021 No.7
2019년 자가용 연료전지의 신규 설비용량은 613 kW이고 총 누적 자가용 설비용량(4,792 kW)의 약 12.8%를 차지할 정도로 보급이 확산되고 있지만 자가용 연료전지의 발전량은 2019년 연료전지 총 발전량(2,285 GWh)의 약 1.2%(27.8 GWh)로 사업용 연료전지에 비하여 미비한 실정이다. 그러나 2019년 1월에 발표한 「수소경제활성화 로드맵」에 따라 2040년까지 총 누적 설비용량 기준 2.1 GW 이상의 가정·건물용 연료전지 시스템이 보급될 전망이며 이런 자가용 연료전지 시스템의 확대·보급을 위해서 시스템의 내구성 및 신뢰성 확보가 전제되어야 하며 이를 위한 고장감지·진단 기술의 필요성이 증가되고 있다. 본 연구에서는 열경제학 해석 방법을 이용하여 도시가스를 연료로 사용하는 1kW급 고분자연료전지 시스템에 대하여 정상상태와 고장모사상태(공기블로워 성능저하에 따른 공기 유량 부족, 배관 누기에 따른 수소 유량 부족, PrOx 공기 유량 부족 등)의 온도, 압력, 유량 측정 결과를 활용하여 스택에서의 전기효율과 시스템의 전기단가를 각각 계산하였다. 또한 이를 통하여 모사된 각 고장이 스택에서의 전기효율과 시스템 전기단가에 미치는 영향을 평가하여 고장감지 변수로서 스택에서의 전기효율과 시스템 전기단가를 사용할 수 있음을 확인하였으며 이를 이용한 PEMFC 시스템의 운전 가이드라인을 제공하였다.