RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 음성지원유무
        • 원문제공처
        • 등재정보
        • 학술지명
        • 주제분류
        • 발행연도
          펼치기
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI우수등재

        Hopfield 네트워크를 이용한 모듈의 방향 결정

        도원철(Wonchul Do),정균락(Kyunrak Chong) 한국정보과학회 1994 정보과학회논문지 Vol.21 No.3

        초고밀도 집적회로 설계 과정의 한 단계인 모듈의 방향 결정 문제는 각 모듈의 위치가 결정된 후, 모듈들을 수평축 또는 수직축을 중심으로 뒤집어서 회로의 효율성과 연결성을 향상시키는 방법으로 최근에 연구되기 시작했다. 속도가 빨라야 하는 고성능의 회로에서는 가장 긴 선(wire)의 길이가 최소가 되게 각 모듈들의 방향을 결정하는 것이 바람직하고, 그렇지 않은 경우에는 전체 선의 길이의 합을 최소화하는 것이 바람직하다. 본 논문에서는 전체 선의 길이의 합이 최소가 되도록 각 모듈들의 방향을 결정하는 문제를 Hopfield 네트워크를 사용하여 해결하는 방법을 연구하였다. 기존의 방법보다 수렴 속도가 빠른 에너지 함수를 제안하였고, Hopfield 네트워크에서 spurious 상태들을 억제하기 위해 에너지 함수의 가중치들을 결정하는 기법을 사용하였으며, 실험적으로 본 논문에서 제안한 방법의 우수성을 입증하였다. Module orientation problem, an important step in VLSI physical design, is to determine the orientation of modules after floorplanning Both circuit performance and routability can be affected by flipping modules about their horizontal and/or vertical axes. In performance sensitive application, it is desirable to flip modules so as to minimize the maximum estimated wire length. When performance is not so critical, routability can be improved by flipping modules so as to minimize the estimated total wire length. In this paper, we consider the Hopfield network to solve the problem of flipping modules so as to minimize the estimated total wire length We propose an energy function which converges fast and use the technique to suppress spurious states of network Experimental results show that our method is superior to the neural net algorithms known for this problem.

      • Hopfield Network을 이용한 모듈의 방향 결정

        도원철(Wonchul Do),정균락(Kyunrak Chong) 한국정보과학회 1992 한국정보과학회 학술발표논문집 Vol.19 No.2

        초고밀도 집적회로 설계 과정의 한 단계인 방향 결정 문제는 각 모듈의 위치가 결정된 후 모듈들을 수평측 또는 수직측을 중심으로 뒤집거나 회전시켜 회로의 효율성과 연결성을 향상시키는 방법으로 최근에 연구되기 시작했다. 본 논문에서는 전체 선의 길이의 합이 최소가 되도록 각 모듈들의 방향을 결정하는 문제를 Hopfield Network을 사용하여 해결하였으며, spurious 상태들을 억제하기 위해 에너지 함수의 가중치들을 결정하는 기법을 사용하였다.

      • 최대 전선의 길이를 최소화하기 위한 모듈방향 결정에 관한 휴리스틱

        김재범(JaeBum Kim),정균락(KyunRak Chong) 한국정보과학회 1994 한국정보과학회 학술발표논문집 Vol.21 No.2A

        VLSI 설계중에 모듈들의 위치가 결정된 후, 모듈들을 횡축 또는 종축을 중심으로 뒤집어서 회로의 효율성과 연결성을 향상시킬 수 있다. 속도가 빨라야 하는 고성능 회로에서는 가장 긴 선의 길이가 최소가 되게 각 모듈들의 방향을 결정하는 것이 바람직하고, 그렇지 않은 경우에는 전체 선의 길이의 합을 최소화하는 것이 바람직하다. 가장 긴 선의 길이가 최소가 되도록 모듈의 방향을 결정하는 문제는 NP hard임이 증명되었으나, 이에 대한 휴리스틱은 아직 개발되지 않았다. 본 논문에서는 이 문제에 대한 효율적인 휴리스틱으로, 반복 개선법, 시뮬레이티드 어닐링, 제한적 최적 알고리즘을 구현하여 비교 분석하였다.

      • 자료 압축을 위한 효율적인 사전 구성에 관한 연구

        박병희(ByongHee Park),정균락(KyunRak Chong) 한국정보과학회 1995 한국정보과학회 학술발표논문집 Vol.22 No.2B

        자료 압축에서는 반복되는 문자열들을 일종의 사전으로 구성하여, 문자열 대신 그 문자열에 해당되는 사전번호를 저장하는데, 이 경우 많은 문자열 탐색이 필요하다. 특히 사전식 압축에서는 일치되는 가장 긴 문자열(longest matching string)을 찾아야 하므로 효율적인 자료 검색 알고리즘과 그에 맞는 자료 구조가 요구되며 사전의 구성 방법에 따라 압축의 효율이나 속도가 많이 달라진다. 본 논문에서는 일반적인 문자열의 검색을 효과적으로 수행하는데 적합한 자료 구조와 효율적인 사전의 구성 방법을 제안한다.

      • 우선 순위 그래프 컬러링을 이용한 레지스터 할당기의 구현

        전기환(Kihwan Chon),정균락(Kyunrak Chong),원유헌(Yoohun Won) 한국정보과학회 1992 한국정보과학회 학술발표논문집 Vol.19 No.2

        레지스터 할당은 컴파일러 성능을 결정하는데 중요한 역할을하며 사용 빈도가 많은 변수를 레지스터에 둠으로써 생성된 코드의 실행 시간을 단축시키는데 많은 영향을 미친다. 최근에 와서 레지스터 할당 기법은 그래프 컬러링을 중심으로 연구되어 왔으며 그 결과의 우수성이 실험적으로 입증되어 있다. Chow는 각 변수의 우선 순위에 따라 레지스터를 할당하고 필요시에는 생존 범위를 분할하여 더 많은 변수에 레지스터를 할당할 수 있는 우선 순위 그래프 컬러링 방법을 제안하였는데 본 논문에서는 Chow가 제안한 알고리즘을 기반으로 레지스터 할당기를 설계, 구현하였다.

      • 전역 레지스터 할당과 지역 코드 재배치의 구조적 통합

        한정현(Jounghyon Han),표창우(Changwoo Pyo),정균락(Kyunrak Chong),원유헌(Yoohun Won) 한국정보과학회 1993 한국정보과학회 학술발표논문집 Vol.20 No.1

        적재(load)와 저장(store) 명령을 줄이는 레지스터 할당과 명령어 실행시 지연(delay)을 줄이기 위한 명령어 재배치(code scheduling)는 서로 상층 관계에 있다. 따라서 각각의 최적화 과정을 개별적으로 수행할 경우 컴파일러의 최적화 성능은 감소된다. 현재까지 알려진 이 문제의 해결책으로는 지역 레지스터 할당과 명령어 재배치를 단계 병행적(Phase-parallel)으로 실행하는 기법이 알려져 있다. 본 논문에서는 명령어 재배치와 전역 레지스터 할당을 구조적으로 통합하는 방법을 제시한다.

      • Chaitin의 레지스터 할당 알고리즘 개선

        허종기(Jongki Huh),표창우(Changwoo Pyo),정균락(Kyunrak Chong),원유헌(Yoohun Won) 한국정보과학회 1993 한국정보과학회 학술발표논문집 Vol.20 No.1

        Chaitin의 그래프 컬러링을 이용한 레지스터 할당 알고리즘을 개선하여 레지스터 할당 시간을 단축하였고 대피(spill)코드의 발생 횟수를 줄였다. 이를 위해 레지스터 할당의 기본 단위인 생존 범위의 구체적이고 정확한 정의를 내렸다. 이를 바탕으로 대피 코드 발생 시 간섭그래프를 다시 작성하지 않도록 하였으며, 레이스터 할당과정이 한 차례의 그래프 축약을 통해 완료될 수 있게 하였다. 전역 레지스터 할당은 기억장소의 참조를 줄여 생성되는 기계어 코드의 실행 속도를 높여주는 기능으로서, 본 연구의 결과는 Chaitin의 알고리즘보다 컴파일 시간면에서, 그리고 생성되는 기계어 코드의 성능면에서 우수하다.

      • 중간 언어 TUP와 인터프리터 설계 및 구현

        이준동(Joondong Lee),김정민(Jungmin Kim),송진국(Jingook Song),표창우(Changwoo Pyo),정균락(Kyunrak Chong) 한국정보과학회 1992 한국정보과학회 학술발표논문집 Vol.19 No.2

        컴파일러 구성 기법 중의 하나는 원시 프로그램을 추상 기계(abstract machine)의 프로그램으로 번역한 후, 이 프로그램을 추상 기계가 해석(interpretation)하게 하는 것이다. 이 기법을 사용하면 실행 속도는 느리지만, 이식성이 매우 높은 컴파일러를 개발할 수 있다. 본 연구에서는 튜플 형태의 추상 기계어 TUP를 정의하고, 추상 기계로써 TUP 코드 해석기(interpreter)를 설계하고 구현하였다. TUP 코드 해석기는 몇가지 오류 색출 기능도 가지고 있다. TUP 컴파일러 개발시 중간 언어로 사용될 수 있으며, 이에 대한 해석기는 전단부 시험에 유용하게 쓰인다.

      • 캐쉬 정책이 알고리즘 성능에 미치는 영향에 관한 연구

        全濠胤,鄭均樂 弘益大學校 科學技術硏究所 2003 科學技術硏究論文集 Vol.14 No.-

        As the memory access time becomes slower relative to the fast processor speed, most systems use cache memory to reduce the gap. The cache performance has an increasingly large impact on the performance of algorithms. Blocking is the well known method to utilize cache and has shown good results in multiplying matrices and search trees like d-heap. Shade is the fast instruction-set simulator which provides many kinds of trace information. Current Shade implementations run on SPARC systems and simulate SPARC and MIPS I instruction sets. Shade analyzer has been used to generate memory address traces, provide a debugger interface to a simulated target machine, observe instruction operand value, and analyze memory cache performance. In this study, we proposed an improved matrix multiplication algorithm and analyzed it using Shade tracing tool. We experimented with various cache sizes and block sizes. We compared it with known algorithms.

      • 이분 그래프에서 제한된 최소 정점 커버 문제를 위한 휴리스틱 연구

        全濠胤,鄭均樂 弘益大學校 科學技術硏究所 2002 科學技術硏究論文集 Vol.13 No.-

        A bipartite graph is an undirected graph whose vertices can be partitioned into two sets of vertices, X and Y, with the properties that no two vertices in each set are adjacent. A vertex cover of a bipartite graph is a set of vertices V such that at least one of two vertices incident to each edge is contained in V. A vertex cover is minimum if there is no other vertex cover whose size is smaller. A constrained vertex cover is a vertex cover such that |V∩X|≤r and |V∩Y|≤c for given constants r and c. It is known that the problem of finding constrained minimum vertex cover of a bipartite graph is NP-hard. In this study, we have developed greedy heuristics and genetic algorithm for the constrained minimum vertex cover problem of a bipartite graph. Our heuristics can be used for the problem of determining whether a redundant random access memory containing faulty cells can be repaired with spare rows and columns.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼