http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 류현식(Hyunsik Ryu) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
모드변환 가능한 단권변압기를 이용한 CMOS 전력증폭기
류현식(Hyunsik Ryu),남일구(Ilku Nam),이동호(Dong-Ho Lee),이옥구(Ockgoo Lee) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.4
본 논문에서는 전력증폭기의 효율을 증가시키기 위해서 모드변환 가능한 단권변압기를 제안한다. 모드변환 가능한 단권변압기를 통해 전력증폭기의 저 전력 모드 동작 시 효율을 개선할 수 있다. 이 논문에서는 0.18-㎛ CMOS 표준 공정을 이용하여 듀얼모드 단권변압기를 이용한 CMOS 전력증폭기를 설계하였다. 고 전력 모드와 저 전력 모드에서 단권변압기의 1차 권선의 권선수를 조절하여 전력증폭기의 동작을 최적화하였다. EM 시뮬레이션 및 전체 회로 시뮬레이션 결과 제안된 멀티모드 CMOS 전력증폭기의 출력전력이 24dBm일 때 전력부가효율(PAE)이 10.4%에서 멀티모드 동작으로 26.1% 로 상승하여 전력증폭기의 성능 개선되었다. In this paper, in order to improve efficiency performance of power amplifiers, a mode changeable autotransformer is proposed. Efficiency performance at the low-power mode can be improved by adopting the mode changeable autotransformer. A dual-mode autotransfomrer CMOS power amplifier using a standard 0.18-㎛ CMOS process is designed in this work. Number of turns in a primary winding is re-configurated according to mode change between the high-power mode and the low-power mode. Thus, the efficiency performance of the power amplifier at each mode is optimized. EM and total circuit simulation results verify that low-power mode power added efficiency(PAE) at 24dBm output power is improved from 10.4% to 26.1% using the proposed multi-mode operation.
-
안현진(Hyunjin Ahn),손병찬(Byung Chan Son),류현식(Hyunsik Ryu),이옥구(Ockgoo Lee) 한국전자파학회 2020 한국전자파학회논문지 Vol.31 No.11
본 논문에서는 임피던스 변환율을 개선하기 위한 병렬 분할된 CMOS 점증 단권변압기를 제안한다. 또한, 이에 상응하는 확장성이 있는 CMOS 공정을 사용한 병렬 분할 기법을 사용한 모델링이 개발되었다. 제안된 병렬 분할 기법의 모델링을 사용하여 병렬 분할된 단권변압기의 정확한 성능 예측이 가능하다. 병렬 분할된 점증 단권변압기는 표준 CMOS 65 ㎚ 공정을 사용하여 제작되었다. 모델링된 결과는 측정된 결과와 우수한 일치를 보여준다. 제작된 1개/2개 병렬 분할된 CMOS 점증 단권변압기는 3 ㎓ 주파수에서 −1.21 ㏈/−1.54 ㏈의 최소삽입손실의 특성을 보이며, 50 Ω 임피던스가 9.5 Ω/6.1 Ω의 임피던스로 변환되어 보인다. In this study, a parallel-segmented complementary metal-oxide–semiconductor (CMOS) step-up autotransformer was developed to improve the impedance transformation ratio. In addition, a corresponding scalable segmentation-based model was developed on a CMOS case. The proposed segmentation-based model was used to predict the accurate performance of a parallel-segmented autotransformer. The parallel-segmented step-up autotransformer was fabricated through a standard 65 ㎚ CMOS process. The modeled results showed good agreement with the measured results. The implemented one/two parallel-segmented CMOS step-up autotransformer changed the impedance from 50 Ω to 9.5 Ω/6.1 Ω with −1.21 ㏈/−1.54 ㏈ minimum insertion loss at 3 ㎓.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
