http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
HLS 를 이용한 Depthwise Separable 컨볼루션 가속기의 FPGA 구현
노수민(Soo-Min Rho),박상수(Sang-Soo Park),정기석(Ki-Seok Chung) 한국통신학회 2022 한국통신학회 학술대회논문집 Vol.2022 No.2
본 논문은 경량화된 컨볼루션 신경망에서 사용되는 Depthwise Separable 컨볼루션 레이어에 적합한 연산 방법을 활용하는 신경망 가속기를 제안한다. 해당 레이어는 필터의 재사용 가능성이 낮은 특성으로 인하여 다른 컨볼루션 레이어에 비해 낮은 가속 효율을 보인다. 본 논문에서는 제시한 최적화 방법을 통해 가속의 효율을 개선할 수 있었으며, High-Level Synthesis 를 통하여 이를 HW 로 구현하였다. 제안하는 HW 는 Intel i9-7900X CPU 보다 Depthwise 컨볼루션 레이어에서 473 배 이상 빠른 추론 성능을 보였다.