http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
하경준 ( Kyoung-joon Ha ),도영수 ( Young-soo Do ),전재욱 ( Jae-wook Jeon ) 한국정보처리학회 2021 한국정보처리학회 학술대회논문집 Vol.28 No.1
통신은 주로 통신의 시작, 데이터 전송, 오류 검사, 통신의 종료 4 가지 과정을 거쳐 이루어진다. 위 4 가지 과정에 따라 통신 모듈의 상태(state)를 분류하고 상태도(state diagram)를 그릴 수 있다. HDL 언어를 사용하여 상태도를 유한 상태 기계(finite-state machine)로 구현함으로써 통신 모듈을 쉽게 구현할 수 있다. 본 논문은 이러한 방법으로 FPGA 에 통신 모듈을 구현하는 방법을 다루고 있다. 나아가, 이 방법을 이용하여 UART 와 SPI 통신 모듈을 구현하는 실험을 소개한다.
하경준 ( Kyoung-joon Ha ),조창영 ( Chang-young Jo ),도영수 ( Young-soo Do ),전재욱 ( Jae-wook Jeon ) 한국정보처리학회 2020 한국정보처리학회 학술대회논문집 Vol.27 No.2
특정 통신 프로토콜을 지원하는 물리 계층 트랜시버(PHY)가 없을 때 물리 계층의 부재로 인해 해당 프로토콜이 사용된 통신 시스템을 구현할 수 없다. 그래서 PHY 의 부재는 프로토콜 연구에 큰 걸림돌이 된다. 이런 경우 FPGA 로 물리 계층을 구현할 수 있다. FPGA 를 사용하면 목적과 상황에 맞춰 물리 계층을 구현할 수 있다는 장점이 있다. 통신 속도, 채널의 개수, 오류 검출 알고리즘 등프로토콜의 다양한 요소를 사용자의 마음대로 구현할 수 있다. 본 논문에는 10Mbps 이더넷 통신에 대한 물리 계층을 FPGA 로 구현하는 실험을 담고 있다. 결과적으로 물리 계층의 구현에 성공했지만 검증에는 실패하였다. 실험에 사용된 보드에는 이더넷 PHY 가 장착되어 있었다. 이더넷 PHY 가 수 신 신호를 간섭해서 물리 계층의 동작성을 검증할 수 없었다. 추후에 이더넷 PHY 를 제거하고 재실험을 진행할 것이다. 비록 검증에는 실패했지만, 실험을 통해 FPGA 로 물리 계층을 구현할 수 있음을 보이고 통신 프로토콜 연구 방법으로 이를 제안하고자 한다.