http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
조현민,이우성,임욱,유찬세,강남기,박종철,Cho, H. M.,Lee, W. S.,Lim, W.,Yoo, C. S.,Kang, N. K.,Park, J. C. 한국마이크로전자및패키징학회 2000 마이크로전자 및 패키징학회지 Vol.7 No.1
기판과의 동시소성에 의한 고주파 MCM-C (Multi Chip Module-Cofired)용 저항을 제작하고 DC 및 6 GHz 까지의 RF 특성을 측정하였다. 기판은 저온 소성용 기판으로서 총 8층으로 구성하였으며, 7층에 저항체 및 전극을 인쇄하고 via를 통하여 기판의 최상부까지 연결되도록 하였다. 저항체 페이스트, 저항체의 크기, via의 길이 변화에 따라서 저항의 RF 특성은 고주파일수록 더욱 DC 저항값에서 부터 변화되는 양상을 보였다. 측정결과로부터 내부저항은 저항용량에 관계없이 전송선로, capacitor, inductor성분이 저항성분과 함께 혼재되어 있는 하나의 등가회로로 표현할 수 있으며, 내부저항의 구조 변화에 의한 전송선로의 특성임피던스 $Z_{o}$의 변화가 RF 특성을 크게 좌우하는 것으로 보여진다. Co-fired resistors for high frequency MCM-C (Multi Chip Module-Cofired) were fabricated and measured their RF properties from DC to 6 GHz. LTCC (Low Temperature Co-fired Ceramics) substrates with 8 layers were used as the substrates. Resisters and electrodes were printed on the 7th layer and connected to the top layer by via holes. Deviation from DC resistance of the resistors was resulted from the resister pastes, resistor size, and via length. From the experimental results, the suitable equivalent circuit model was adopted with resistor, transmission line, capacitor, and inductor. The characteristic impedance $Z_{o}$ of the transmission line from the equivalent circuit can explain the RF behavior of the buried resistor according to the structural variation.
MCM-C(Multi-Chip-Module)용 내장형 캐패시터의 구조적 특성에 관한 연구
유찬세,이우성,조현민,임욱,곽승범,강남기,박종철,Yoo, C. S.,Lee, W. S.,Cho, H. M.,Lim, W.,Kwak, S. B.,Kang, N. K.,Park, J. C. 한국마이크로전자및패키징학회 1999 마이크로전자 및 패키징학회지 Vol.6 No.4
본 연구에서는 기존의 구조와 대등한 용량을 가지면서도 module내부에서 capacitor가 차지하는 부피를 최소화하고, 특히 기생 직렬 인덕턴스 값을 최소화할 수 있는 구조를 고안하였다. 이 과정에서 위에서 언급한 via의 위치, 길이, 개수등에 의한 특성을 분석하고 이를 최적화 하였다. HP사의 HFSS를 통해 이 구조의 특성을 검증하고 등가 회로 분석을 통해 기생 직렬 인덕턴스 값을 계산하였다. 이를 화인하기 위해 LTCC재료를 이용하여 실제로 시작품을 제작하여 직접 측정하였다. 이러한 buried type의 수동소자를 가장 정확하게 측정할 수 있는 방법을 고안하였고, 이 과정에서 측정을 위한 via, strip line 의 특성들을 모두 수치화하여 내장되어 있는 capacitor 만의 특성을 얻어내었다. In this study, the characteristics of the structure of buried type capacitor for RF multi- chip-module are investigated. We developed many kinds of structures to minimize the space of capacitor in module and the value of parastic series inductance without any loss in capacitance, and in this procedure the effect of vias especially position, size, number length are analyzed and optimized. This characteristics of structures are checked through HFSS(high frequency structure simulator) of HP, and the value of parastic series inductance is calculated by equivalent circuit analysis. And ensuing the result of simulation, we made buried type capacitors using LTCC (low temperature cofired ceramic) material. In measurement of this sample, we found out the effective and precise method can be applied to buried type and characteristics of vias and striplines added for measuring are quantified.