http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
n-TOPCon 태양전지의 선택적 에미터 형성 기술 분석
정성진(Sungjin Jeong),차예원(Yewon Cha),김성헌(Sungheon Kim),김홍래(Hongrae Kim),박소민(Somin Park),김태용(Taeyong Kim),박진주(Jinjoo Park),주민규(Minkyu Ju),이준신(Junsin Yi) 대한전기학회 2022 전기학회논문지 Vol.71 No.1
The main efficiency limiting factors for homogeneous emitter solar cells are resistance loss through metal contact on the front side and recombination loss at the surface. Herein, a selective emitter technology is introduced to solve the above problem, and it is currently commercialized in the mainstream p-PERC (Passivated Emitter Rear Contact) solar cell. The selective emitter boosts efficiency by 0.3~0.4% when compared to a homogeneous emitter, and when applied to the n-TOPCon (Tunnel Oxide Passivated Contact) solar cell, high efficiency of 26% or higher may be predicted. The most widely utilized selective emitter technologies are laser and etch-back. The One-Step Technology, which is suited to the n-TOPCon solar cell process, a laser is suitable for mass manufacturing with high yield. Because selective emitters increase electrical characteristics, which impact cell efficiency, it is required to study and create a technology that is optimal for the n-TOPCon manufacturing process.
고효율 n-TOPCon 태양전지를 위한 선택적 에미터 p-poly 구조의 공정 최적화 연구
정성진(Sungjin Jeong),주민규(Minkyu Ju),김성헌(Sungheon Kim),김홍래(Hongrae Kim),이준신(Junsin Yi) 한국신재생에너지학회 2021 한국신재생에너지학회 학술대회논문집 Vol.2021 No.7
n-TOPCon 태양전지의 고효율화를 위해서 선택적 에미터에 대한 연구가 활발히 진행되고 있다. n-TOPCon 태양전지의 선택적 에미터 구조는 전면 전극의 재결합 특성과 접촉저항 특성 향상을 위한 고효율화를 위한 핵심기술이다. 본 연구에서는 선택적 에미터 형성을 위해 p-poly 박막을 이용한 연구를 진행하였다. 실험을 위해 100 Ω/sq 및 200 Ω/sq의 Boron 에미터 면저항을 가진 n형 웨이퍼를 준비하였다. 최적의 p-poly 선택적 에미터 구조 형성을 위해 200 Ω/sq의 높은 에미터 면저항을 가진 n형 웨이퍼를 사용하여 PECVD를 통해 B2H6 농도와 박막의 두께를 가변시켜 a-Si:H를 증착하고 900℃ 열차리를 통해 p-poly를 형성하였다. 이후 p-poly를 형성하지 않은 면저항 100 Ω/sq와 200 Ω/sq의 n형 웨이퍼와 함께 Al2O3와 SiNX 박막으로 패시베이션 하고, 접촉저항 특성 분석을 위해 스크린 프린팅 공정으로 전극을 인쇄하였다. 이후 711℃의 최고점 온도에서 belt firing furnace를 통해 소성하여 전극의 접촉을 형성시켰다. 분석 결과 선택적 에미터가 형성된 구조의 경우 p-poly 형성 조건에 따라 최적화된 접촉저항과 패시베이션 특성이 확인되었으며, 이를 통한 n-TOPCon 태양전지의 효율 향상을 기대할 수 있다.
n-TOPCon 태양전지의 전면 SE 구조를 위한 p-Poly 실리콘 박막의 접촉저항 특성 분석
박소민(Somin Park),정성진(Sungjin Jeong),Sanchari Chowdhury,Muhammad Quddamah Khokhar,주민규(Minkyu Ju),이준신(Junsin Yi) 한국신재생에너지학회 2021 한국신재생에너지학회 학술대회논문집 Vol.2021 No.7
최근 태양전지 분야에서 n-TOPCon (Tunnel Oxide Passivated Contact) 구조의 고효율에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 고효율을 위한 p-Poly 구조 적용의 선택적 에미터(Selective Emitter, SE)의 전기적 특성에 대하여 분석하였다. Boron 에미터 상부에 p-Poly 박막의 Boron 농도를 가변 증착하여 Raman을 통해 결정화도를 분석하였고, ALD를 통한 Al<sub>2</sub>O<sub>3</sub>와 PECVD를 통한 SiNx Passivation을 진행하였다. Screen printing 공정을 통해 전면 전극을 인쇄하여 고온의 소성으로 전극을 형성하였다. p-Poly 박막의 최적 접촉 특성을 위해 소성 조건을 가변하여 TLM을 통해 접촉저항의 특성을 분석하였다. Boron 에미터의 면저항 200 Ω/sq에서 80nm p-Poly 형성의 SE 구조로 4.64 mΩcm<sup>2</sup>의 낮은 접촉저항을 확인할 수 있었다.
p-type 실리콘 태양전지의 Degradation의 메커니즘 분석
차예원(Yewon Cha),정성진(Sungjin Jeong),김성헌(Sungheon Kim),김영국(Youngkuk Kim),이준신(Junsin Yi) 대한전기학회 2021 전기학회논문지 Vol.70 No.8
Two main factors that limiting the efficiency of the p-type solar cells are LID(Light Induced Degradation) and LeTID(Light and elevated temperature induced degradation). The major cause of LID is the formation of boron-oxygen defects in boron doped silicon. The LeTID is similar kinds as LID, but also occurs in the dark condition and by the recombination of metals and impurities or the reaction between the hydrogen and arbitrary substance. An overall 7% of LeTID degradation rate occurs over long-term scales. Unexpectedly, these degradations have been recently found to also arises in high purity materials such as float-zone(Fz-Si) and Czochralski-grown(Cz-Si). The proposed method to reduce these two degradations is to use appropriate firing process and annealing conditions.
이종접합 태양전지에서의 Bi-Layer 구조를 통한 향상된 개방전압특성에 대한 고찰
김홍래 ( Hongrae Kim ),정성진 ( Sungjin Jeong ),조재웅 ( Jaewoong Cho ),김성헌 ( Sungheon Kim ),한승용 ( Seungyong Han ),수레쉬쿠마르듄겔 ( Suresh Kumar Dhungel ),이준신 ( Junsin Yi ) 한국전기전자재료학회 2022 전기전자재료학회논문지 Vol.35 No.6
Passivation quality is mainly governed by epitaxial growth of crystalline silicon wafer surface. Void-rich intrinsic a- Si:H interfacial layer could offer higher resistivity of the c-Si surface and hence a better device efficiency as well. To reduce the resistivity of the contact area, a modification of void-rich intrinsic layer of a-Si:H towards more ordered state with a higher density is adopted by adapting its thickness and reducing its series resistance significantly, but it slightly decreases passivation quality. Higher resistance is not dominated by asymmetric effects like different band offsets for electrons or holes. In this study, multilayer of intrinsic a-Si:H layers were used. The first one with a void-rich was a-Si:H(I<sub>1</sub>) and the next one a-SiO<sub>x</sub>:H(I<sub>2</sub>) were used, where a-SiO<sub>x</sub>:H(I<sub>2</sub>) had relatively larger band gap of ~2.07 eV than that of a-Si:H (I<sub>1</sub>). Using a-SiO<sub>x</sub>:H as I<sub>2</sub> layer was expected to increase transparency, which could lead to an easy carrier transport. Also, higher implied voltage than the conventional structure was expected. This means that the a-SiO<sub>x</sub>:H could be a promising material for a high-quality passivation of c-Si. In addition, the i-a-SiO<sub>x</sub>:H microstructure can help the carrier transportation through tunneling and thermal emission.