http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
집적된 수동 소자 변동에 의한 RC 시상수 자동 보정 기법
이성대,홍국태,장명준,정강민 ( Sung Dae Lee,Kuk Tae Hong,Myung Jun Jang,Kang Min Chung ) 한국센서학회 1997 센서학회지 Vol.6 No.2
In this paper, on-chp atomatic tuning circuit, using proposed integration level approximation technique, is designed to tuning of the variation of RC time-constant due to aging or temperature variation, etc. This circuit reduces the error, the difference between code values and real outputs of integrator, which is drawback of presented dual-slope tuning circuit and eliminates modulations of processing signals in integrated circuit due to fixed tuning codes during ordinary operation. This system is made up of simple integrator, A/D converter and digital control circuit and all capacitors are replaced by programed capacitor arrays in this system. This tuning circuit with 4 bit resolution achieves -9.74 ∼ +9.68% of RC time constant error for 50 resistance variation.
저역통과 Swetched Capacitor 필터를 위한 저잡음 CMOS 연산증폭기
이성대,정강민 成均館大學校 科學技術硏究所 1992 論文集 Vol.43 No.2
본 연구에서는 저역통과 Switched Capacitor 필터의 기본구성 요소로서 저주파에서 적은 잡음을 갖는 연산증폭기를 설계하였다. 잡음을 감소시키기 위한 설계방법을 제시하였고 PSPICE에 의한 시뮬레이션을 통하여 통상적인 연산증폭기에 비하여 입력 등가잡음이 양호하게 개선됨을 검증하였다. 기본구성요소인 증폭기에서 잡음의 개선이 이루어지므로 이를 저역필터에 사용하는 경우 잡음의 상당한 감소효과를 기대할 수 있다. An operational amplifier having low noise at low frequency is designed. This amplifier is for the basic building block of a low pass switched capacitor filiter. A design method for reducing the noise is described. Through the PSPICE simulations, it is verified that the input equivalent nois is improved compared to the conventional amplifier. Since the low noise is obtained in the basic building block, significant reduction of total noise is expected when used for the low pass filter.
저잡음 CMOS 연산증폭기를 이용한 저역통과 Switched Capacitor 필터
이성대,정강민 成均館大學校 科學技術硏究所 1993 論文集 Vol.44 No.1
본 연구에서는 저주파에서 적은 잡음을 갖는 연산증폭기를 사용한 저역통과 Switched Capacitor 필터를 설계하였다. 필터의 기본구성 요소인 연산증폭기에서 잡음이 감소되므로 이를 저역필터에 사용하는 경우 필터 네트워크의 잡음이 크게 감소한다. 차단주파수 3.4KHz와 128 KHz 샘플링에 대한 4차 래더 필터의 설계를 제시하였고, PSPICE에 의한 시뮬레이션을 통하여 이 필터가 90nV/√Hz의 양호한 잡음특성을 갖는 것을 검증하였다. A switched capacior low pass filter is designed using operational amplifiers with low noise at low frequencies. Since the noise is reduced in the operational amplifiers, the noise of the filter network is significantly reduced. A fourth order ladder filter is designed for the 3.4 KHz cutoff frequency. Through PSPICE simulations, it is verified that the filter has a small input equivalent noise of 90 nV/√Hz.
디지탈 위상 검출기에서의 Metastability 향상에 관한 연구
홍국태,이성대,정강민 成均館大學校 科學技術硏究所 1995 論文集 Vol.46 No.2
This paper shows our study on memory phase detectors, ie digital phase detectors using flipflops. For the purpose of improving metastability performance and delay performance, structure of circuits was designed to have better metastability and aspect ratio was controlled in order to give better delay performance.