http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
고속 모듈러 지수연산을 위한 모듈러 곱셈기의 선형 시스톨릭 어레이 설계
이건직(Keon-Jik Lee),허영준(Young-Jun Heo),유기영(Kee-Young Yoo) 한국정보과학회 1999 정보과학회논문지 : 시스템 및 이론 Vol.26 No.9
공개키 암호화 시스템에서 주된 연산은 512비트 이상의 큰 수에 의한 모듈러 지수 연산으로 표현되며, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 설계된 시스톨릭 어레이는 VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드나 smart 카드에 이용될 수 있다. The main operation of the public-key cryptographic system is represented the modular exponentiation containing 512 or more bits and computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery algorithm and design the linear systolic array for performing modular multiplication and modular squaring simultaneously using the computable part in common in right-to-left modular exponentiation. The systolic array presented in this paper could be designed on VLSI hardware and used in IC and smart card.
이건직(Keon-Jik Lee),허영준(Young-Jun Heo),유기영(Kee-Young Yoo) 한국정보과학회 1997 한국정보과학회 학술발표논문집 Vol.24 No.2Ⅳ
공개키 암호시스템에서 모듈러 지수 연산은 512비트 이상의 큰 수의 모듈러 곱셈 연산을 수행 하여야 한다. 내재된 모듈러 곱셈 횟수를 줄이기 위해 S(m)기법을 이용하여 지수를 S(m) 표현과 시스톨릭 S(m) 표현으로 변환하였다. 변환된 시스톨릭 S(m) 표현으로부터 모듈러 지수 연산을 위한 시스톨릭 어레이(systolic array)를 설계하였다.
이건직 ( Keon-jik Lee ),이병직 ( Byeong-jik Lee ) 한국정보처리학회 2004 한국정보처리학회 학술대회논문집 Vol.11 No.2
원격 사용자가 시스템에 로그인 할 경우에 그 로그인 사용자를 인증하기 위한 많은 방안들이 제안되고 있다. 본 논문에서는 스마트 카드를 이용한 향상된 사용자 인증 방법을 제안한다. 제안된 기법의 안전성은 이산대수 문제의 어려움과 일방향 해쉬 함수의 특성에 기반하고 있으며, 재전송 공격과 위장 공격에 취약점을 드러내지 않는다.
GF(2^m)상에서 모듈러 지수 연산을 위한 선형 시스톨릭 어레이 설계 및 분석
이원호(Won-Ho Lee),이건직(Keon-Jik Lee),유기영(Kee-Young Yoo) 한국정보과학회 1999 정보과학회논문지 : 시스템 및 이론 Vol.26 No.7
공개키 암호 시스템에서 모듈러 지수 연산은 주된 연산으로, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 GF(2^m)상에서 수행할 수 있는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 본 논문에서 설계한 시스톨릭 어레이는 기존의 곱셈기보다 모듈러 지수 연산시 약 0.67배 처리속도 향상을 가진다. 그리고, VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드에 이용될 수 있다. One of the mam operations for the public key cryptographic system is the modular exponentiation, it is computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery's algorithm and design a linear systolic array to perform modular multiplication and modular squaring simultaneously. It is done by using common-multiplicand modular multiplication in the right-to-left modular exponentiation over GF(2^m). The systolic array presented in this paper improves about 0.67 times than existing multipliers for performing the modular exponentiation. It could be designed on VLSI hardware and used IC cards.
GF(2^m)상에서 2 - 디지트 시리얼 시스톨릭 곱셈기 설계 및 분석
김기원(Kee-Won Kim),이건직(Keon-Jik Lee),유기영(Kee-Young Yoo) 한국정보과학회 2000 한국정보과학회 학술발표논문집 Vol.27 No.2Ⅰ
본 논문에서는 유한 필드 GF(2^m)상에서 모듈러 곱셈 A(x)B(x) mod P(x)를 수행하는 2-디지트 시리얼(2-digit-serial) 시스톨릭 어레이 구조인 곱셈기를 제안하였다. LSB-first 곱셈 알고리즘을 분석한 후 2-디지트 시리얼 형태의 자료의존 그래프(data dependency graph, 이하 DG)를 생성하여 시스톨릭 어레이를 설계하였다. 제안한 구조는 정규적이고 서로 반대 방향으로 진행하는 에지들이 없다. 그래서 VLSI 구현에 적합하다. 제안한 2-디지트 시리얼 곱셈기는 비트-패러럴(bit-parallel) 곱셈기 보다는 적은 하드웨어를 사용하며 비트-시리얼(bit-serial) 곱셈기 보다는 빠르다. 본 논문에서 제안한 2-디지트 시리얼 시스톨릭 곱셈기는 기존의 같은 종류의 곱셈기 보다 처리기의 최대 지연 시간이 적다. 그러므로 전체 시스톨릭 곱셈기의 처리시간을 향상시킬 수 있다.
변형된 Montgomery 알고리즘들의 제안 및 기존 알고리즘들과의 비교 분석
안준언(Joon-Eun Ahn),이건직(Keon-Jik Lee),김현철(Hyun-Chul Kim),허영준(Young-Joon Heo),유기영(Kee-Young Yoo) 한국정보과학회 1998 한국정보과학회 학술발표논문집 Vol.25 No.1A
공개키 암호 시스템에서 모듈러 지수 연산은 모듈러 곱셈의 연속으로 나타내어지며, 안전성을 위해 512비트 이상의 큰 수에 대하여 계산을 수행한다. 처리 속도의 향상을 위해 모듈러 지수승 내의 모듈러 곱셈의 처리 속도를 높이는 방법이 이용되며, 여러 모듈러 곱셈 알고리즘 중에서 몽고메리 모듈러 곱셈 알고리즘이 가장 우수하다. 본 논문에서는 몽고메리 알고리즘을 기반으로 한 3가지 알고리즘을 제안하고, 곱셈, 덧셈, 메모리 읽기와 쓰기의 수행 횟수를 분석하여, Koc이 제안한 5가지 알고리즘들과 비교한다.
RSA 암호시스템을 위한 모듈러 지수 연산 프로세서 설계
허영준(Young-Jun Heo),박혜경(Hae-Kyeong Park),이건직(Keon-Jik Lee),이원호(Won-Ho Lee),유기영(Kee-Young Yoo) 한국정보보호학회 2000 정보보호학회논문지 Vol.10 No.4
본 논문에서는 몽고메리 알고리즘을 사용하여 모듈러 곱셈을 빠르게 수행하는 선형 시스톨릭 어레이를 설계하고, 이 곱셈기와 LR 이진 제곱 곱셈 알고리즘을 사용하여 n 비트 메시지 블록에 대해 모듈러 지수 연산을 수행하는 지수연산 프로세서를 설계한다. 이 프로세서는 제어장치, 입출력 시프트 레지스터, 지수 연산 장치 등 3개의 영역으로 나누어진다. 설계된 지수 연산 프로세서의 동작을 검증하기 위해 VHDL를 사용하여 모델링하고 MAX+PLUS Ⅱ를 사용하여 시뮬레이션 한다. 메시지 블록의 길이 n=512일 때 설계된 지수 연산 프로세서의 지연 시간은 59.5ms이다. 설계된 모듈러 지수 연산 프로세서는 RSA 칩(chip)에 이용될 수 있을 것이다. In this paper, we design modular multiplication systolic array and exponentiation processor having n bits message block. This processor uses Montgomery algorithm and LR binary square and multiply algorithm. This processor consists of 3 divisions, which are control unit that controls computation sequence, 5 shift registers that save input and output values, and modular exponentiation unit. To verify the designed exponention processor, we model and simulate it using VHDL and MAX+PLUS Ⅱ. Consider a message block length of n=512, the time needed for encrypting or decrypting such a block is 59.5ms. This modular exponentiation unit is used to RSA cryptosystem.