http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
소프트웨어 Dynamically Connected Transport의 설계와 구현
박지웅(Jiwoong Park),염헌영(HeonYoung Yeom) 한국정보과학회 2018 정보과학회 컴퓨팅의 실제 논문지 Vol.24 No.12
기존 RDMA 모델에서 사용하는 RC QP와 UD QP는 확장성, 사용성 측면에서 각각 단점을 가지고 있다. 이러한 문제를 해결하기 위하여 제시된 Dynamically Connected Transport는 하드웨어의 지원이 필요하다는 문제점을 가지고 있다. 본 연구에서는 Dynamically Connected Transport를 소프트웨어적으로 구현함으로써 하드웨어에 의존적인 기존의 문제점을 해결하면서도 추가적인 오버헤드를 거의 발생시키지 않을 수 있음을 보였다. 또한, DC Transport를 활용할 수 있는 예시를 제시하고, 기존 RC QP기반 응용에 적용하였을 때 얻을 수 있는 성능적 이점이 있음을 실험을 통해 증명하였다. Most of the RDMA applications use either RC QP(Reliable Connected Queue Pair) or UD QP(Unreliable Datagram Queue Pair). RC QP has advantages with regards to usability and disadvantages with respect to scalability; while UD QP is scalable but hard to use. DCT (Dynamically Connected Transport) has been introduced to address the limitations when using one of the existing QPs. However, DCT is only available with hardware support. In this paper, we have designed and implemented a totally software-based DCT prototype to eliminate hardware dependency. Our experimental results show that our prototype adds only negligible overhead while providing the advantages of both RC QP and UD QP. Furthermore, we present and evaluate write and evaluate a DC QP-based application to prove its effectiveness compared to the RC QP-based application.
강영상(Youngsang Kang),염헌영(Heonyoung Yeom) 한국정보과학회 2003 한국정보과학회 학술발표논문집 Vol.30 No.1C
Peer-to-Peer Network에서의 object 위치 정보의 배치 및 라우팅 방법인 Chord 시스템은 node ID와 object ID 생성에 있어서 SHA-1과 같은 해쉬 함수를 사용한다. Chord는 object 위치 정보 관리에 있어서 해쉬에 의해 저절로 load-balancing을 기대하나 실험에 의하면 노드별 load에는 상당한 편차가 있음이 나타난다. 그러므로 이 논문에서는 각 node간 협력을 통하여 보다 효과적인 load-balancing을 제공하는 CLCS 기법을 제안한다.
하드웨어 캐시 파티셔닝과 소프트웨어 캐시 파티셔닝의 성능 비교
박지웅(JiWoong Park),염헌영(HeonYoung Yeom),엄현상(Hyeonsang Eom) Korean Institute of Information Scientists and Eng 2015 정보과학회논문지 Vol.42 No.2
The era of multi-core processors has begun since the limit of the clock speed has been reached. These days, multi-core technology is used not only in desktops, servers, and table PCs, but also in smartphones. In this architecture, there is always interference between processes, because of the sharing of system resources. To address this problem, cache partitioning is used, which can be roughly divided into two types: software and hardware cache partitioning. When it comes to dynamic cache partitioning, hardware cache partitioning is superior to software cache partitioning, because it needs no page copy. In this paper, we compare the effectiveness of hardware and software cache partitioning on the AMD Opteron 6282 SE, which is the only commodity processor providing hardware cache partitioning, to see whether this technique can be effectively deployed in dynamic environments.