실행 시간 프로파일을 이용한 저전력 경성 실시간 프로그램용 동적 전압 조절 알고리즘

신동군(Dongkun Shin),김지홍(Jihong Kim) 한국정보과학회 2002 정보과학회논문지 : 시스템 및 이론 Vol.29 No.11·12

Intra-task voltage scheduling (IntraVS), which adjusts the supply voltage within an individual task boundary, is an effective technique for developing low-power applications. In this paper, we propose a novel intra-task voltage scheduling algorithm for hard real-time applications based on average-case execution time. Unlike the conventional IntraVS algorithm where voltage scaling decisions are based on the worst-case execution cycles, the proposed algorithm improves the energy efficiency by controlling the execution speed based on average-case execution cycles while meeting the real-time constraints. The experimental results using an MPEG-4 decoder program show that the proposed algorithm reduces the energy consumption by up to 34% over conventional IntraVS algorithm. 태스크내부에서 공급 전압을 조절하는 태스크내 전압 스케쥴링(IntraVS)은 저전력 프로그램을 구현하는 데 효과적인 방법이다. 본 논문에서는 경성 실시간 응용프로그램에서 평균 실행 시간에 대한 정보를 이용하여 전력 소모를 효과적으로 줄이는 새로운 태스크내 전압 스케쥴링 알고리즘을 제시한다. 최악 실행 시간을 사용하여 전압 조절의 결정을 내렸던 기존의 태스크내 전압 스케쥴링과는 달리, 제안된 알고리즘은 평균 실행 시간에 바탕을 두고 실행 속도를 조절함으로써 주어진 시간 제약 조건을 만족시키면서도 기존 방법보다 에너지 효율성을 높일 수 있다. MPEG-4 디코더를 이용한 실험 결과, 제안된 알고리즘은 기존의 태스크내 전압 스케쥴링에 비해서 전력 소모를 최대 34% 감소시켰다.

저전력 네트워크-온-칩을 위한 통신 최적화 기법

신동군(Dongkun Shin),김지홍(Jihong Kim) 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.3·4

네트워크-온-칩은 미래 시스템-온-칩 제품을 위한 실용적인 개발 플랫폼으로서 부각되고 있다. 우리는 전압 조절이 가능한 회선을 가진 네트워크-온-칩에서 태스크간 통신으로 인한 전력 소모를 최소화하기 위한 정적 알고리즘을 제시한다. 최적의 통신 속도를 찾기 위해 제시된 (유전자 알고리즘에 기반한) 기법은 네트워크 망 구조, 태스크 할당, 타일 매핑, 라우팅 경로 할당, 태스크 스케줄링과 회선 속도 할당을 포함한다. 제시된 설계 기법은 기존의 기법과 비교하여 평균 28%까지 전력 소비를 감소시킬 수 있다는 것을 실험 결과는 보여 준다. Networks-on-Chip (NoC) is emerging as a practical development platform for future systems-on-chip products. We propose an energy-efficient static algorithm which optimizes the energy consumption of task communications in NoCs with voltage scalable links. In order to find optimal link speeds, the proposed algorithm (based on a genetic formulation) globally explores the design space of NoC-based systems, including network topology, task assignment, tile mapping, routing path allocation, task scheduling and link speed assignment. Experimental results show that the proposed design technique can reduce energy consumption by 28% on average compared with existing techniques.

정적 시간 분석을 이용한 저전력 태스크내 전압 스케줄링

신동군(Dongkun Shin),김지홍(JiHong Kim),이성수(Seongsoo Lee) 한국정보과학회 2001 정보과학회논문지 : 시스템 및 이론 Vol.28 No.11·12

CMOS 회로의 전력 소모는 공급 전압의 제곱에 비례하기 때문에 공급 전압을 낮추는 것이 전력 소모를 줄이는 데 매우 효과적이다. 본 논문에서는 저전력 경성 실시간 응용프로그램을 위한 태스크내 전압 스케줄링 알고리즘을 제안한다. 정적 시간 분석 기법을 바탕으로 제안된 이 알고리즘은 각각의 태스크 내부에서 프로세서의 공급 전압을 조정한다. 제안된 알고리즘에 의해 전압 스케줄링된 프로그램은 모든 유휴 시간을 완전히 이용함으로써 항상 프로그램의 수행을 마감 시간에 근접하여 끝나도록 하여 많은 전력 감소 효과를 얻을 수 있다. 제안된 알고리즘의 효과를 검증하기 위해 일반적인 프로그램을 동적 전압을 사용하는 같은 기능의 프로그램으로 자동으로 변환하는 소프트웨어 도구도 개발되었다. 실험 결과, 자동화 소프트웨어 도구에 의해 변환된 MPEG-4 부호기와 복호기의 저전력 버전이 전원 차단 기능을 가진 고정 전압 시스템에서 실행된 원래 프로그램에 비하여 전력 소모가 7~25%에 불과함을 알 수 있었다. Since energy consumption of CMOS circuits has a quadratic dependency on the supply voltage, lowering the supply voltage is the most effective way of reducing energy consumption. We propose an intra-task voltage scheduling algorithm for low-energy hard real-time applications. Based on a static timing analysis technique, the proposed algorithm controls the supply voltage within an individual task boundary. By fully exploiting all the slack times, a scheduled program by the proposed algorithm always complete its execution near the deadline, thus achieving a high energy reduction ratio. In order to validate the effectiveness of the proposed algorithm, we built a software tool that automatically converts a DVS-unaware program into an equivalent low-energy program. Experimental results show that the low-energy version of an MPEG-4 encoder/decoder (converted by the software tool) consumes less than 7~25% of the original program running on a fixed-voltage system with a power-down mode.

저전력 VLIW 명령어 추출을 위한 연산 재배치 기법

신동군(Dongkun Shin),김지홍(Jihong Kim) 한국정보과학회 2001 정보과학회논문지 : 시스템 및 이론 Vol.28 No.9·10

이동용 응용프로그램이 요구하는 계산량이 늘어남에 따라 많은 이동용 컴퓨터 시스템이 성능을 높이기 위해서 VLIW 프로세서를 사용하여 설계되고 있다. VLIW 구조에서는 하나의 명령어(instruction)가 여러 개의 연산(operation)을 가지고 있는 데, 이들이 명령어안에서 어떻게 배치되느냐에 따라 명령어 추출(fetch)시의 전력 소모가 큰 차이를 보인다. 본 논문에서는 저전력 VLIW 명령어 추출을 위해 컴파일러의 후단계로 사용되는 최적의 연산 재배치 기법을 제시한다. 제안 된 방법은 연속적인 명령어 추출시의 스위칭 활동(switching activity)이 최소화가 되도록 연산의 순서를 수정한다. 벤치마크 프로그램에 대해 실험해 본 결과, 제안된 기법을 사용하여 명령어를 재배치하는 경우 명령어 추출시 스위칭 활동이 평균적으로 약 34% 줄어듬을 확인하였다. As mobile applications are required to handle more computing-intensive tasks, many mobile devices are designed using VLIW processors for high performance. In VLIW machines where a single instruction contains multiple operations, the power consumption during instruction fetches varies significantly depending on how the operations are arranged within the instruction. In this paper, we describe a post-pass optimal operation rearrangement method for low-power VLIW instruction fetch. The proposed method modifies operation placement orders within VLIW instructions so that the switching activity between successive instruction fetches is minimized. Our experiment shows that the switching activity can be reduced by 34% on average for benchmark programs.

낸드 플래시 메모리 저장 장치 기반의 영상 녹화 장치를 위한 exFAT 파일 시스템 개선

신철규(Cheolgyu Shin),김영훈(Younghun Kim),신동군(Dongkun Shin) 한국정보과학회 2015 한국정보과학회 학술발표논문집 Vol.2015 No.12

다중-채널 및 다중-웨이 반도체 디스크를 위한 플래시 변환 계층

박현철(Hyunchul Park),신동군(Dongkun Shin) 한국정보과학회 2009 정보과학회 컴퓨팅의 실제 논문지 Vol.15 No.9

플래시 메모리는 전력 소비가 적고 처리속도가 빨라 임베디드 시스템의 저장 매체로서 많은 연구가 이루어져왔다. 특히, 최근에는 플래시메모리로 구성된 반도체 디스크(Solid state disk, SSD)가 하드디스크를 점점 대체하고 있는 추세이다. 현재 SSD는 성능을 높이기 위해서 병렬성을 이용한 다중채널과 다중웨이를 사용하고 있다. 이 구조에서는 연속된 여러 개의 블록들로 구성된 슈퍼블록단위로 플래시 메모리에 기록하게 된다. 본 논문은 병렬처리를 최적화하기 위해 SSD의 버퍼를 비울 때 희생 슈퍼블록을 선정하고 재구성하는 방법을 제안하고 있다. 실험을 통해서 희생 슈퍼블록 선정 방법을 바꾸는 것으로 슈퍼블록단위의 쓰기 횟수를 35% 줄일 수 있고, 슈퍼블록 구성 방법을 달리하여 9%를 추가적으로 더 줄일 수 있었다. Flash memory has several features such as low-power consumption and fast access so that there has been various research on using flash memory as new storage. Especially the Solid State Disk which is composed of flash memory chips has recently replaced the hard disk. At present, SSD adopts the multi-channel and multi-way architecture to exploit advantages of parallel access. In this architecture, data are written on SSD in a unit of a superblock which is composed of multiple blocks in which some blocks are put together. This paper proposes two schemes of selecting, segmenting and re-composing victim superblocks to optimize concurrent processing when a buffer flush occurs. The experimental results show that 35% of superblock- based write operations is reduced by selecting victims and additional 9% by composition of superblock.

대용량 플래시 메모리를 위한 선택적 페이지 변환 기법

최병두 ( Byung-doo Choi ),신동군 ( Dongkun Shin ) 한국정보처리학회 2008 한국정보처리학회 학술대회논문집 Vol.15 No.2

본 논문에서는 플래시 메모리를 효율적으로 관리하기 위하여 페이지 수준 주소 변환과 블록 수준 주소 변환을 선택적으로 적용하는 기법을 제시한다. 페이지 수준 변환을 사용하는 기존 FTL은 대용량의 주소 관리 정보를 플래시 메모리에 저장하여 성능과 사용측면에서 여러 문제점이 있다. 제안된 기법은 일부의 블록만 페이지 수준 주소 변환을 사용하고 나머지 블록은 블록 수준 주소변환을 이용하여 주소 관리 정보에 필요한 메모리 공간을 기존의 20% 수준으로 줄인 동시에 성능을 약 28%향상시켰다.

MLC 플래시 메모리에서 LSB 백업을 줄이기 위한 요청 분할 플래시 변환 계층

황연성(Yeonseong Hwang),신동군(Dongkun Shin) 한국정보과학회 2013 한국정보과학회 학술발표논문집 Vol.2013 No.6

임베디드 그래픽 프로세서를 위한 ESSL 최적화 컴파일러 기법

임수준(Soojun Im),신동군(Dongkun Shin) 한국정보과학회 2012 정보과학회논문지 : 시스템 및 이론 Vol.39 No.6

오늘날 휴대용 기기에서도 화려한 그래픽이 요구됨에 따라 그래픽 프로세서가 널리 사용되고 있다. 이에 따라 크로노스 그룹은 휴대기기를 위한 그래픽 API 표준인 OpenGL ES 2.0을 발표하였다. 본 논문에서는 OpenGL ES 2.0을 기반으로 설계된 그래픽 프로세서를 위한 쉐이더 컴파일러를 개발하였으며 해당 프로세서를 위한 최적화 기법을 연구하였다. 개발된 컴파일러는 OpenGL ESSL로 작성된 쉐이더 프로그램 예제들을 대상으로 정상적인 수행 결과를 보였으며 그래픽 프로세서를 위한 최적화 기법을 적용하여 쉐이더 프로그램의 크기를 최대 10%가량 절감하고 성능을 10~15%가량 향상시켰다. While the requirement of graphic processing keeps increasing significantly, GPU (Graphic Processor Unit) became mandatory component in embedded system today. To achieve low cost and energy consumption with reasonable graphic performance, khronos group introduced OpenGL ES 2.0 which is graphic standard API for embedded system. To use GPU processing with OpenGL shading language, the role of compiler is very important for performance and cost. In this paper we present compiler implementation for embedded GPU with OpenGL ES 2.0 shader program and optimization techniques for target processor. In evaluation, our optimization techniques are reduced code size to 10%, and execution cycle to 10~15%.

fsync 지연시간 개선을 위한 저널링 기법 연구

박대준(Daejun Park),신동군(Dongkun Shin) 한국정보과학회 2015 한국정보과학회 학술발표논문집 Vol.2015 No.12