http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 김종철(Jong-Choul Kim) (검색결과 4 건)
- 무료
- 기관 내 무료
- 유료
-
다문화 가정 자녀의 행동특성 분석을 통한 교수전략 개발
김종철(Jong-Choul Kim) 한국콘텐츠학회 2009 한국콘텐츠학회논문지 Vol.9 No.5
국제결혼이 문제가 되는 경우는 대부분 2세들이 사화와의 충돌이나 갈등을 야기 시키기 때문이므로 이 문제가 부각되기 전에 이에 대한 연구와 준비가 필요하다. 이에 본 연구는 다문화(국제결혼) 가정 자녀들의 보육시설에서의 행동특성을 분석하여 언어, 정서, 또래관계, 집중력 등의 발달 수준이 일반 가정의 어린이들과 어떤 차이가 있는지를 분석하였으며, 그 결과에 의하여 다문화가정 자녀의 보육지도를 위한 교수전략을 개발하였다. Problems of international marriage have been caused by the second generation . Because the second generation make a conflict with the existing social systems. So we should study about the second generation before they grown up. This Paper compared the behavior traits between international marriage home children and pure korean home children especially in the area of language expression, peer relationship, learning concentration. According to the analysis developed instructional strategy for international marriage home children.
-
Tungsten polycide gate 구조에서 WSix 두께와 fluorine 농도가 gate oxide 특성에 미치는 영향
김종철(Jong Choul Kim) 한국진공학회(ASCT) 1996 Applied Science and Convergence Technology Vol.5 No.4
Tungsten(W) polycide gate 구조에서 WSi_x의 두께가 증가하면 열처리 공정 후 Gate oxide의 두께가 증가하며, 전기적 신뢰도가 열화 되는 현상이 발생한다. 이러한 특성 열화를 일으키는 지배적인 요인은 WSi_x 증착 공정 중 유입되어 후속 열 공정에 의하여 gate oxide로 확산되는 fluorine인 것으로 밝혀졌다. 이러한 현상을 규명하기 위하여 fluorine ion implantation된 poly Si과의 특성을 비교하였으며, SIMS 및 단면 TEM을 이용한 미세 구조 연구를 실시하였다. 그러나, WSi_x의 두께가 600Å 이상부터는 이러한 특성 열화가 포화되는 현상이 관찰되었다. 600Å 이상의 WSi_x 두께에서는 미세 구조가 표면이 거칠고, porous한 phase로 구성된 상부 구조와 비교적 dense하고, 매끈한 계면 상태를 갖는 하부 구조로 이루어졌으며, porous한 표면 부위는 후속 열공정 중 oxygen-rich한 phase로 변하여 fluorine을 포획하여 oxide로의 확산을 억제하여 특성 열화가 포화되는 것으로 해석되었다. In this study, the effects of WSi_x, thickness and fluorine concentration in tungsten polycide gate structure on gate oxide were investigated. As WSi_x, thickness increases, gate oxide thickness increases with fluorine incorporation in gate oxide, and time-to-breakdown(T_(BD 50%)) of oxide decreases. The stress change with WSix thickness was also examined. But it is understood that the dominant factor to degrade gate oxide properties is not the stress but the fluorine, incorporated during WSix deposition, diffused into SiO₂, after heat treatment. In order to understand the effect of fluorine diffusion into oxide, fluorine ion implanted gates were compared. The thickness variation and t_(BD 50%) of gate oxide is saturated over 600Å thickness of WSi_x. The TEM and SIMS studies show the microstructure less than 600Å thickness is dense and flat in surface. However, over 600Å, the microstructure of WSi_x is divided into two parts: upper porous phase with rugged surface and lower dense phase with smooth interface. And this upper phase is transformed into oxygen rich crystalline phase after annealing, and the fluorine is captured in this layer. Therefore, the fluorine diffusion into the gate oxide is saturated.
-
-
이온 주입 공정시 발생한 실리콘 내 결함의 제어를 통한 p+ - n 초 저접합 형성 방법
이길호(Kil-Ho Lee),김종철(Jong-Choul Kim) 한국진공학회(ASCT) 1997 Applied Science and Convergence Technology Vol.6 No.4
트랜지스터의 소오스/드레인 접합 특성에 가장 큰 영향을 미치는 인자는 이온 주입시 발생한 실리콘 내에 발생한 결함이라는 사실에 착안하여, 기존 소오스/드레인 접합 형성 공정과 다른 새로운 방식을 도입하여 이온 주입에 의해 생긴 결함의 제어를 통해 고품질 초 저접합 p^+-n 접합을 형성하였다. 기존 p^+ 소오스/드레인 접합 형성 공정은 (49)^BF₂ 이온 주입 후 층간 절연막들인 TEOS(Tetra-Ethyl-Ortho-Silicate) 막과 BPSG(Boro-Phospho-Silicate-Glass)막을 증착 후 BPSG막 평탄화를 위한 furnace annealing 공정으로 진행된다. 본 연구에서는 이러한 기존 공정과는 달리 층간 절연막 증착 전 저온 RTA 첨가 방법, (49)^BF₂와 ¹¹B을 혼합하여 이온 주입하는 방법, 그리고 이온 주입 후 잔류 산화막을 제거하고 MTO(Medium temperature CVD oxide)를 증착하는 방법을 제시하였으며, 각각의 방법은 모두 이온 주입에 의한 실리콘 내 결함 농도를 줄여 기존의 방법보다 더 우수한 양질의 초 저접합을 형성할 수 있었다. From the concept that the ion implantation-induced defect is one of the major factors in determining source/drain junction characteristics, high quality ultra-shallow p^+-n junctions were formed through the control of ion implantation-induced defects in silicon substrate. In conventional process of the junction formation, p^+ source/drain junctions have been formed by (49)^BF₂^+ ion implantation followed by the deposition of TEOS(Tetra-Ethyl-Ortho-Silicate) and BPSG(Boro-Phospho-Silicate-Glass) films and subsequent furnace annealing for BPSG reflow. Instead of the conventional process, we proposed a series of new processes for shallow junction formation, which includes the additional low temperature RTA prior to furnace annealing, (49)^BF₂^+/¹¹B^+ mixed ion implantation, and the screen oxide removal after ion implantation and subsequent deposition of MTO (Medium Temperature CVD oxide) as an interlayer dielectric. These processes were suggested to enhance the removal of ion implantation-induced defects, resulting in forming high quality shallow junctions.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
