http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Histogram기반 자가보정 SAR 아날로그-디지털 컨버터
이강희(Kang-Hee Lee),김병호(Byoungho Kim) 대한전자공학회 2020 대한전자공학회 학술대회 Vol.2020 No.11
Capacitor mismatches in a capacitive digital-toanalog converter (CDAC) degrade the linearity of a successive-approximation-register (SAR) analog-to-digital converter (ADC) in manufacturing process. This paper proposes a foreground calibration technique to efficiently calibrate the capacitor mismatches of CDAC using an additional variable capacitor based on the correlation analytically derived between capacitances of CDAC and the histogram results from the final ADC outputs. The simulation results verified the linearity enhancement, i.e., 0.75LSB of the differential non-linearity for SAR ADC using the proposed calibration technique.
Fully Differential Flash-ADC의 대칭성기반 자가보정기법
박재현(Jaehyun Park),김병호(Byoungho Kim) 대한전자공학회 2022 대한전자공학회 학술대회 Vol.2022 No.11
Flash analog-to-digital converters (ADCs) suffer significantly from variations of the offset voltage in sub-micron process technology, resulting in degradation of the linearity. This paper proposes a method to reduce the process time to calibrate the nonlinearity caused by imperfect fabrication process and by the inherent configuration of fully differential flash ADC. The symmetricity of the resistor string can be efficiently used based on our previous work in order to the calibration process time. The behavioral simulation results using a 6-bit ADC showed the process time has been significantly reduced using the proposed method.
A 10-Bit Split-SAR ADC with Perturbation-based Background Digital Calibration
길명규(Myeonggyu Kil),김병호(Byoungho Kim) 대한전자공학회 2023 대한전자공학회 학술대회 Vol.2023 No.6
It is hard to resolve the nonlinearity issue caused by the mismatch of bridge capacitor for split successiveapproximation-resistor (SAR) analog-to-digital converters (ADCs). Furthermore, the nonlinearity introduced by capacitor mismatch in the SAR ADCs affects more series problem on the ADC performance. This paper proposes a design method of a split SARADC with a background calibration to overcome both nonlinearities caused by the mismatches of a bridge capacitor as well as a binary-weighted capacitors. In this work, the same input signal is converted twice with additional capacitor, based on the perturbation manner. Then, the errors are calculated and those are alleviated in digital processing. The behavioral simulation results with the proposed 10bit split SAR ADC showed the enhanced DNL and INL as 0.69LSB and 0.75LSB, respectively. The SNDR and SFDR are improved by 4.72dB and 6.3dB, respectively.
Asynchronous SAR ADC with Self-Calibration based on Metastability Detector
이지원(Jiwon Lee),김병호(Byoungho Kim) 대한전자공학회 2023 대한전자공학회 학술대회 Vol.2023 No.11
Successive-approximation-register (SAR) analog to digital converters (ADCs) have suffered from the linearity degraded by the mismatch of the capacitive digital-to-analog converter (CDAC). This paper proposes an asynchronous SAR ADC design scheme for the self-calibration based on metastability detector, so that the linearity can be significantly enhanced. Key signatures for the capacitor mismatches are predicted by the metastability detector used for this work. The metastability detector used for the calibration engine measures the nominal decision time for each bit, and then the additional switches are reconfigured to calibrate the mismatches of the CDAC. The results of the behavioral simulation with a 12-bit SAR ADC showed the DNL and the INL errors have been improved by 0.96 LSBs for both. The SNDR and SFDR results were enhanced by 6.43 dB and 10.6 dB, respectively as well.
Foreground Digital Calibration for Split-Capacitor DAC in SAR ADC
길명규(Myeonggyu Kil),김병호(Byoungho Kim) 대한전자공학회 2022 대한전자공학회 학술대회 Vol.2022 No.11
Split-capacitive digital-to-analog converter (CDAC) in successive-approximation-resistor (SAR) analogto- digital converter (ADC) suffers from the linearity degraded by the capacitor mismatch and by parasitic capacitances from the least-significant-bit (LSB) array. This paper proposes a foreground digital calibration scheme to compensate nonidealities of a split-CDAC. The linearity errors of a split-CDAC are estimated by switching logic based on the proposed digital calibration. Our proposed SAR ADC architecture uses 10.5-bit uncalibrated output to generate 10-bit calibrated output by adding error codes and by multiplying calibration factor. The behavioral simulation results of a 10.5-bit SAR ADC showed the DNL and the INL improved 0.31LSB and 1.27LSB, respectively. SNDR and SFDR were enhanced by 6.2dB and 13dB for each.
이미지 왜곡을 줄인 이진 이미지 인증을 위한 정보 은닉 기법
이윤호(Younho Lee),김병호(Byoungho Kim) 한국정보과학회 2009 정보과학회논문지 : 시스템 및 이론 Vol.36 No.2
본 연구에서는 삽입되는 정보에 의한 이미지의 왜곡을 최소화하는 이미지 인증을 위한 정보은닉 기법을 제안한다. 제안 방법은 해밍 코드를 이용한 메시지 삽입 방법을 이용하여 적은 화소의 왜곡만으로 많은 양의 인증 정보의 삽입이 가능하다. 또한 정보 삽입으로 인한 이미지 영역의 훼손을 줄이기 위해 Yang 등이 제안한 변조 가능 기준(flippablity criteria)에 의해 선택된 변조 가능 화소(flippable pixel) 만을 정보 삽입에 사용한다. 마지막으로, 인증 정보가 각 변조 가능 화소에 삽입되는 순서를 은폐함으로써, 적법한 검증자가 아닐 경우, 이미지로부터 인증 정보를 추출해 내기 어렵게 한다. 제안 방법의 우수성을 보이기 위해, 기존 연구들과 반전되는 화소의 수, 오탐율에 대하여 비교 분석을 수행하며 그 결과로써 제안 방법이 적은 양의 화소값의 변화만으로 매우 낮은 오탐율을 보장함을 보인다. 이에 부가하여, 다양한 이진 이미지에 대해 제안 방법과 Yang 등의 방법을 적용하여 정보를 삽입하는 실험을 수행한다. 실험 결과에 대한 이미지 영역 분석을 통해 제안 방법이 이전의 방법보다 적은 왜곡을 갖게 됨을 보이고, 최근에 제안된 이진 이미지 정보 은닉 방법에 대한 공격에도 이전의 방법들보다 좀 더 안정성이 있음을 보인다. This paper proposes a new data hiding scheme for binary image authentication with minimizing the distortion of host image. Based on the Hamming-Code-Based data embedding algorithm, the proposed scheme makes it possible to embed authentication information into host image with only flipping small number of pixels. To minimize visual distortion, the proposed scheme only modifies the values of the flippable pixels that are selected based on Yang et al's flippablity criteria. In addition to this, by randomly shuffling the bit-order of the authentication information to be embedded, only the designated receiver, who has the secret key that was used for data embedding, can extract the embedded data. To show the superiority of the proposed scheme, the two measurement metrics, the miss detection rate and the number of flipped pixels by data embedding, are used for the comparison analysis between the proposed scheme and the previous schemes. As a result of analysis, it has been shown that the proposed scheme flips smaller number of pixels than the previous schemes to embed the authentication information of the same bit-length. Moreover, it has been shown that the proposed scheme causes smaller visual distortion and more resilient against recent steg-analysis attacks than the previous schemes by the experimental results.
윈도우즈 환경에서 효율적인 프린팅 작업을 위한 프린터 명령어 해석기의 구현
정의훈(EuiHoon Jeong),김병호(ByoungHo Kim),유동호(DongHo You),길아라(ARa Kil),맹승렬(SeungRyoul Maeng) 한국정보과학회 1994 한국정보과학회 학술발표논문집 Vol.21 No.2A
컴퓨터의 보편화와 더불어 대표적인 출력장치인 프린터의 이용이 증가하고 있다. 프린터는 성능과 비용면에서 효율적이어야 하는데, 일반적으로 프린터에 별도의 프로세서를 두고 프린팅 작업을 호스트와 병행하여 수행함으로써 좋은 성능을 얻고 있다. 그러나 기존의 프린터들은 글꼴을 내장하기 위한 하드웨어와 스프트웨어등으로 인해 많은 비용을 요구한다. 특히, 윈도우즈가 수행되는 개인용 컴퓨터 환경에서는 지금보다는 보다 비용면에서 저렴한 프린터가 요구된다. 본 논문에서는 성능 뿐만 아니라 비용면에서도 효율적인 프린팅을 하기 위해 새로운 프린터 명령어 집합을 정의한다. 그리고 별도의 프로세서에 의해 호스트와 병행으로 수행되면서 이미지를 생성하는 프린터 명령어 해석기를 구현하고, 다른 시스템과의 비교를 통해 성능 분석을 한다.