http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : ( Ronald Scrofano ) (검색결과 5 건)
- 무료
- 기관 내 무료
- 유료
-
FPGA 상에서 에너지 효율적인 DCT(Discrete Cosine Transform) 모듈 설계 및 구현
장주욱,임창현,Ronald Scrofano,Viktor K. Prasanna 한국정보처리학회 2005 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.12 No.4
The 2-D discrete cosine transform (DCT) is an integral part of video and image processing; it is used in both the JPEG and MPEG enciding standards. As streaming video is brought to mobile devices, it becomes important that it is possible to calculate the DCT in an energy-efficient manner. In this paper, we present a new algorithm the DCT with a linear array PEs. This design is optimized for energy efficiency. We analyze the energy, area, and latency tradeoffs available with this design and then compare its energy dissipation, area, and latency to those of Xilinx's optimized IP core. 불연속 코사인 변환(DCT)은 비디오와 영상 처리의 필수적인 부분이며, JPEG 및 MPEG 표준에서 채택하고 있다. 특히, 모바일 장치에서 비디오를 스트리밍 재생할 때에는 에너지 효율적인 DCT 연산이 매우 중요하다. 본 논문에서는 선형 어레이 PE를 이용한 DCT 연산기 구조를 제안한다. 본 제안은 에너지 효율을 최적화하도록 설계되어 있다. 설계 효율을 보이기 위해 에너지 사용, 면적, 지연 간의 트레이드오프(trade-off)를 분석하고, 그 성능을 Xilinx의 최적화된 IP 코어와 비교하였다.
-
FPGA 상에서 에너지 효율이 높은 병렬 신호처리 기법
장주욱,황윤일,Ronald Scrofano,Viktor K. Prasanna 한국정보처리학회 2005 정보처리학회논문지. 컴퓨터 및 통신시스템 Vol.12 No.4
본 논문은 알고리즘 레벨에서 FPGA를 이용하여 에너지 효율이 높은 기법을 제안한다. 제안한 기법을 기반으로 FFT와 행렬곱셈용 신호처리응용을 위한 고효율 설계 기술을 제안한다. 또한 이러한 신호처리응용 수행시 지연시간과 에너지 효율 측면에서의 FPGA 성능을 분석한다. Xilinx Virtex-Ⅱ를 대상으로 Virtex-Ⅱ Pro와 Texas Instrument TMS320C6415에 내장되는 Power PC 코어에서 구동되는 Xilinx library와 기존 알고리즘을 본 논문 기법과의 성능 비교를 수행한다. 성능 비교는 high-level에서 에너지와 지연 시간에 대한 유도 공식을 통한 추정치와 low-level 시뮬레이션을 통해 평가하였다. FFT에 대해 본 논문에서 제안한 기법은 Xilinx library와 DSP에 비해 각각 60%, 56% 적은 에너지를 소모한다는 결과를 얻었다. 또한 임베디드 프로세서와 비교해 EAT지수에서 10배의 개선을 보여준다. 위와 같은 결과는 FPGA가 DSP나 임베디드 프로세서에 비해 월등한 성능을 보여준다는 견해에 결정적인 단서가 된다. 또한, 이는 FPGA가 앞의 두 종류의 디바이스에 비해 더 적은 전력을 소모하면서 동시에 더 나은 성능을 보인다는 사실을 보여준다. In this paper, we present algorithm-level techniques for energy-efficient design at the algorithm level using FPGAs. We then use these techniques to create energy-efficient designs for two signal processing kernel applications: fast Fourier transform(FFT) and matrix multiplication. We evaluate the performance, in terms of both latency and energy efficiency, of FPGAs in performing these tasks. Using a Xilinx Virtex-Ⅱ as the target FPGA, we compare the performance of our designs to those from the Xilinx library as well as to conventional algorithms run on the PowerPC core embedded in the Virtex-Ⅱ Pro and the Texas Instruments TMS320C6415. Our evaluations are done both through estimation based on energy and latency equations on high-level and through low-level simulation. For FFT, our designs dissipated an average of 60% less energy than the design from the Xilinx library and 56% less than the DSP. Our designs showed an EAT factor of 10 times improvement over the embedded processor. These results provide a concrete evidence to substantiate the idea that FPGAs can outperform DSPs and embedded processors in signal processing. Further, they show that PFGAs can achieve this performance while still dissipating less energy than the other two types of devices.
-
FPGA 상에서 에너지 효율적인 DCT (Discrete Cosine Transform) 모듈 설계 및 구현
Jang Ju-wook,Lim Chang-hyeon,Scrofano Ronald,Prasanna Viktor K. 한국정보처리학회 2005 정보처리학회논문지 A Vol.12 No.4
불연속 코사인 변환(DCT)은 비디오와 영상 처리의 필수적인 부분이며, JPEG 및 MPEG 표준에서 채택하고 있다. 특히, 모바일 장치에서 비디오를 스트리밍 재생할 때에는 에너지 효율적인 DCT 연산이 매우 중요하다. 본 논문에서는 선형 어레이 PE를 이용한 DCT 연산기 구조를 제안한다 본 제안은 에너지 효율을 최적화하도록 설계되어 있다. 설계 효율을 보이기 위해 에너지 사용, 면적, 지연 간의 트레이드오프(trade-off)를 분석하고, 그 성능을 Xilinx의 최적화된 IP 코어와 비교하였다. The 2-D discrete cosine transform (DCT) is an integral part of video and image processing; it is used in both the PEG and MPEG enciding standards. As streaming video is brought to mobile devices, it becomes important that it is possible to calculate the DCT in an energy-efficient manner. In this paper, we present a new algorithm the DCT with a linear array PEs. This design is optimized for energy efficiency. We analyze the energy, area, and latency tradeoffs available with this design and then compare its energy dissipation, area, and latency to those of Xilinx's optimized IP core.
-
FPGA 상에서 에너지 효율이 높은 병렬 신호처리 기법
Jang Ju-wook,Hwang Yunil,Scrofano Ronald,Prasanna Viktor K. 한국정보처리학회 2005 정보처리학회논문지 A Vol.12 No.4
본 논문은 알고리즘 레벨에서 FPGA를 이용하여 에너지 효율이 높은 기법을 제안한다. 제안한 기법을 기반으로 FPGA와 행렬곱셈용 신호처리응용을 위한 고효율 설계 기술을 제안한다. 또한 이러한 신호처리응용 수행시 지연시간과 에너지 효율 측면에서의 FPGA 성능을 분석한다. Xilinx Virtex-II를 대상으로 Virtex-II Pro와 Texas Instrument TMS320C6415에 내장되는 Power PC 코어에서 구동되는 Xilinx library와 기존 알고리즘을 본 논문 기법과의 성능 비교를 수행한다. 성능 비교는 high-level에서 에너지와 지연 시간에 대한 유도 공식을 통한 추정치와 low-level 시뮬레이션을 통해 평가하였다. FFT에 대해 본 논문에서 제안한 기법은 Xilinx library와 DSP에 비해 각각 $60\%,\;56\%$ 적은 에너지를 소모한다는 결과를 얻었다. 또한 임베디드 프로세서와 비교해 EAT지수에서 10배의 개선을 보여준다. 위와 같은 결과는 FPGA가 DSP나 임베디드 프로세서에 비해 월등한 성능을 보여준다는 견해에 결정적인 단서가 된다 또한, 이는 FPGA가 앞의 두 종류의 디바이스에 비해 더 적은 전력을 소모하면서 동시에 더 나은 성능을 보인다는 사실을 보여준다. In this paper, we present algorithm-level techniques for energy-efficient design at the algorithm level using FPGAs. We then use these techniques to create energy-efficient designs for two signal processing kernel applications: fast Fourier transform(FFT) and matrix multiplication. We evaluate the performance, in terms of both latency and energy efficiency, of FPGAs in performing these tasks. Using a Xilinx Virtex-II as the target FPGA, we compare the performance of our designs to those from the Xilinx library as well as to conventional algorithms run on the PowerPC core embedded in the Virtex-II Pro and the Texas Instruments TMS320C6415. Our evaluations are done both through estimation based on energy and latency equations on high-level and through low-level simulation. For FFT, our designs dissipated an average of $50\%$ less energy than the design from the Xilinx library and $56\%$ less than the DSP. Our designs showed an EAT factor of 10 times improvement over the embedded processor. These results provide a concrete evidence to substantiate the idea that FPGAs can outperform DSPs and embedded processors in signal processing. Further, they show that PFGAs can achieve this performance while still dissipating less energy than the other two types of devices.
-
FPGA 상에서 에너지 효율적인 DCT(Discrete Cosine Transform) 모듈 설계 및 구현
장주욱 ( Ju Wook Jang ),임창현 ( Chang Hyeon Lim ),( Ronald Scrofano ),( Viktor K. Prasanna ) 한국정보처리학회 2005 정보처리학회논문지 A Vol.12 No.4
The 2-D discrete cosine transform (DCT) is an integral part of video and image processing; it is used in both the JPEG and MPEG enciding standards. As streaming video is brought to mobile devices, it becomes important that it is possible to calculate the DCT in an energy-efficient manner. In this paper, we present a new algorithm the DCT with a linear array PEs. This design is optimized for energy efficiency. We analyze the energy, area, and latency tradeoffs available with this design and then compare its energy dissipation, area, and latency to those of Xilinx's optimized IP core.
KISS연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
