http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
A Study on Optical Transport Platform on ATCA
Yang, Choong-Reol,Ko, Je-Soo Optical Society of Korea 2007 Current Optics and Photonics Vol.11 No.4
In this paper, we discuss a study on Advanced TCA(ATCA) based 40 Gbps level Optical transport platform having 120 Gbps(12, 10 Gbps modules) switching capacity as an OTP based large capacity multi service technology. The ATCA-based OTP(Optical Transport Platform) is composed of OTH(Optical Transport Hierarchy) 10 or 40 Gbps client signal interface module, OTH 10 Gbps transport module, high-rate OTH unit switch, system processor, and can be installed in ATCA platform.
GC-EDFA for a Burst Packet Mode Optical Switching System
Yang, Choong-Reol,Kim, Whan-Woo Optical Society of Korea 2007 Current Optics and Photonics Vol.11 No.1
A two-stage gain-clamped erbium doped fiber amplifier (GC-EDFA) using a pump laser diode and a 16 channel wavelength division multiplexing (WDM) with 0.8 nm spacing in C band of $1,545{\sim}1,560nm$ wavelength is experimentally demonstrated for a burst packet mode optical switching system.
A High Speed CMOS Arrayed Optical Transmitter for WPON Applications
Choong-reol Yang(양충열),Sang-soo Lee(이상수) 한국통신학회 2013 韓國通信學會論文誌 Vol.38 No.6B
본 논문은 멀티 채널의 어레이 집적 모듈을 갖는 광트랜시버를 위한 2.5 Gbps 어레이 VCSEL driver의 설계 및 구현에 관한 것이다. 본 논문에서는 광트랜시버에 적용된 1550 nm high speed VCSEL을 드라이브하기 위하여 0.18 μm CMOS 공정 기술을 이용하여 자동 광전력제어 기능을 갖는 2.5 Gbps VCSEL (수직 공진기 표면 방출 레이저) 드라이버 어레이를 구현하였다. 광트랜스미터의 폭넓은 대역폭 향상을 위해 2.5 Gbps VCSEL Driver에 네가티브 용량성 보상을 갖는 능동 궤환 증폭기 회로를 채용한 결과 기존 토폴로지에 비해 대역폭, 전압 이득 및 동작 안정성의 뚜렷한 향상을 보였다. 4채널 칩은 최대 변조 및 바이어스 전류하에서 1.8V/3.3V 공급에서 140 mW의 DC 전력만 소모하고, 다이 면적은 기존 본딩 패드를 포함하여 850 μm × 1,690 μm를 갖는다. In this paper, the design and layout of a 2.5 Gbps arrayed VCSEL driver for optical transceiver having arrayed multi-channel of integrating module is confirmed. In this paper, a 4 channel 2.5 Gbps VCSEL (vertical cavity surface emitting laser) driver array with automatic optical power control is implemented using 0.18 μm CMOS process technology that drives a 1550 μm high speed VCSEL used in optical transceiver. To enhance the bandwidth of the optical transmitter, active feedback amplifier with negative capacitance compensation is exploited. We report a distinct improvement in bandwidth, voltage gain and operation stability at 2.5Gbps data rate in comparison with existing topology. The 4-CH chip consumes only 140 mW of DC power at a single 1.8V supply under the maximum modulation and bias currents, and occupies the die area of 850 μm × 1,690 μm excluding bonding pads.
양충렬(Yang Choong Reol),장재득(Chang J . D .),김진태(Kim J . T .),강석열(Kang S . R .),김환우(Kim W . W .) 한국정보처리학회 1997 정보처리학회논문지 Vol.4 No.9
We, in this paper, have implemented E1 HDSL(high-bit-rate digital subscriber line) function over an ATM switching system. The maximum loop lengths for subscriber service and cell loss rates to meet the bit error rate of 10^-7 at transmission of 2BIQ HDSL data of E1 rate over existing telephone copper wires in the presense of the significant impairments such as crosstalk, impulse noise, power line noise and longitudinal over the CSAs environment consisting of 25 gauge and 21 gauge unloaded copper telephne lines has assessed. We have confirmed the typical media services function such as video on demand(VOD) service for MPEG-1, image conference service and high-speed Internet access service over ATM switching system.
0.18㎛ CMOS 3.1Gb/s VCSEL Driver 코아 칩 설계
양충열(Choong-reol Yang),이상수(Sang-soo Lee) 한국통신학회 2013 韓國通信學會論文誌 Vol.38 No.1C
본 논문에서는 0.18㎛ CMOS 공정 기술을 이용하여 광트랜시버에 사용된 1550 ㎚ 고속 VCSEL을 구동하는 드라이버 회로를 제안한다. 3.1Gb/s 데이터 속도에서 기존 구조에 비하여 향상된 대역폭, 이득 및 아이 다이어그램을 확인하였다. 본 논문에서는 다중채널 어레이 집적모듈을 갖는 광트랜시버에 응용하기 위한 3.1Gb/s VCSEL 드라이버의 설계 및 레이아웃을 확인한다. We propose a novel driver circuit design using 0.18㎛ CMOS process technology that drives a 1550 ㎚ high-speed VCSEL used in optical transceiver. We report a distinct improvement in bandwidth, voltage gain and eye diagram at 3.1Gb/s data rate in comparison with existing topology. In this paper, the design and layout of a 3.1Gb/s VCSEL driver for optical transceiver having arrayed multi-channel of integrating module is confirmed.
IEEE P802.3ba 기반의 40 Gb/s 백플레인 이더넷 전송채널의 설계
양충열(Choong-reol Yang),김광준(Kwang-joon Kim),김환우(Whan-woo Kim) 한국통신학회 2010 韓國通信學會論文誌 Vol.35 No.4b
본 논문에서는 40 인치 까지의 FR-4 백플레인 트레이스를 통해 40 Gb/s 데이터 전송을 위해서 10 Gb/s 4 래인으 로 구성되는 백플레인 채널 모델을 설계하였다. 시뮬레이션 결과에서 10 Gb/s 데이터 속도에서 IEEE P 802.3ba 표준에서 규정하는 요구사항보다 더 나은 백플레인 채널 특성을 확인하였다. 본 논문에서 제시한 유형의 전송채널에 대한 연구를 수행하여야 40 Gb/s 백플레인 이더넷 수신 적응 등화기 등의 설계가 가능할 것이다. For 40 Gb/s data transmission through electrical backplane trace up to 40 inch length on four layer fire-resistant (FR-4), we have designed the 40 Gb/s backplane channel model consisting of four channel 10 Gb/s. Simulation results show an enhancement of backplane channel characteristics excellent more than requirements specified in IEEE P802.3ba at 10 Gb/s. This paper provides a review of the structures and algorithms used in receive and adaptive equalization for 40 Gb/s backplane Ethernet. The use of this backplane channel model could achieves better receive equalizer at great data rate than 10 Gb/s.
양충열(Choong-reol Yang),김광준(Kwangjoon Kim) 한국통신학회 2010 韓國通信學會論文誌 Vol.35 No.2b
본 논문은 10 Gb/s x 4 레인으로 구성되는 40 인치 FR-4 백플레인 채널을 설계 및 분석하고, 이를 바탕으로 제안된 40 Gb/s 급 수신 적응 등화기 (Receive and Adaptive Equalizer), 고속 등화 알고리즘 설계 및 시뮬레이션 결과에 관하여 기술한다. 백플레인을 통과하는 40 Gb/s 고속 데이터 통신 채널을 위해 FFF를 사용하지 않는 DFE의 10Gb/s 4채널의 수신 등화기가 제안된다. 본 수신 & 등화기는 46 인치 백플레인 채널의 수신종단에서 등화를 수행하기 위한 IEEE Std P802.3ba 표준 기반 등화기 요구조건을 만족한다. In this paper, We have designed and analyzed a characteristics of backplane channel having 40 inch strip line length of four lanes and Flame Retardant four (FR-4) material, and have designed 40 Gb/s Receive and adaptive equalizer and its high-speed equalization algorithm using the backplane channel characteristics. For 40 Gb/s high-speed data communications pass through the backplane, a 10Gb/s 4 channel receive & equalizer with DFE except for FFE was proposed. This receive and equalizer meets the requirements of the IEEE Std P802.3ba standard-based receive equalizer to implement equalizers on the receive end of a 46 inch length’s backplane channel.