에스테렐 프로그램 디버깅을 위한 테스트 데이터 자동 생성

윤정한(Jeong-Han Yun),조민경(Minkyung Cho),서선애(Sunae Seo),한태숙(Taisook Han) 한국정보과학회 2009 정보과학회논문지 : 소프트웨어 및 응용 Vol.36 No.10

Esterel is an imperative synchronous language that is well-adopted to specify reactive systems. Programmers sometimes want simple validations that can be applied while the system is under development. Since a reactive system reacts to environment changes, a test data is a sequence of input events. Generating proper test data by hand is complex and error-prone. Although several test data generators exist, they are hard to learn and use. Mostly, system designers need test data to reach a specific status of a target program. In this paper, we develop a test data generator to generate test input sequences for debugging Esterel programs. Our tool is focused on easy usage; users can describe test data properties with simple specifications. We show a case study in which the test data generator is used for a practical development process. 에스테렐은 반응형 시스템 설계에 적합하도록 디자인 된 명령형 동기언어이다. 시스템 개발 시에는 디버깅을 위해 다양한 테스트가 필요하다. 반응형 시스템을 테스트 하려면 일련의 입력을 시간의 흐름에 따라 순서대로 나열하여야 한다. 하지만 원하는 목적에 적합한 테스트 데이터를 생성해 주려면 많은 노력이 필요하며, 이 과정에서 오류가 발생하기도 한다. 따라서 디버깅의 특성상 빠르면서 원하는 목적의 테스트 데이터를 쉽게 표현할 수 있는 도구가 필요하다. 본 연구에서는 디버깅에 도움을 줄 수 있는 테스트 데이터 자동 생성기를 개발하였다. 본 연구는 개발자가 원하는 테스트 데이터를 쉽게 표현할 수 있고, 빠르게 테스트 데이터를 만들어내는 것에 초점을 두었다. 또한 사례 연구를 통해 실제 시스템 개발에 우리의 테스트 데이터 생성기를 적용한 예를 보여준다.

Esterel에서 동기장치 중복사용 문제 검출시 과잉 경보 줄이기

윤정한(Jeong-Han Yun),김철주(Chul-Joo Kim),김성건(Seonggun Kim),한태숙(Taisook Han) 한국정보과학회 2010 정보과학회논문지 : 소프트웨어 및 응용 Vol.37 No.8

Esterel이라는 절차형(imperative) 동기(synchronous) 언어로부터 회로를 합성(synthesis)할때, 하나의 동기장치(synchronizer)가 한 클럭에 중복사용되는 문제(schizophrenic parallel synchronizer)가 발생할 수 있다. 기존 컴파일러는 동기장치가 중복사용될 경우 동기장치를 복제하여 이 문제를 해결하고 있다. 본 논문은 동기장치가 중복사용되더라도 회로상/기능상 문제가 없는 조건을 제시하고, 이를 기반으로 소스코드를 분석하여 복제해야만 하는 동기장치를 찾아주는 알고리즘을 제안한다. 이 알고리즘은 컴파일러가 중복사용되는 동기장치들 중에서 꼭 복제해야만 하는 것을 알 수 있게 해 주어, Esterel 프로그램을 좀 더 작은 회로로 합성할 수 있도록 한다. Esterel is an imperative synchronous language well-adapted to control-intensive systems. When an Esterel program is translated to a circuit, the synchronizer of a parallel statement may be executed more than once in a clock; the synchronizer is called schizophrenic. Existing compilers cure the problems of schizophrenic parallel synchronizers using logic duplications. This paper proposes the conditions under which a synchronizer causes no problem in circuits when it is executed more than once in a clock. In addition we design a detection algorithm based on those conditions. Our algorithm detects schizophrenic parallel synchronizers that have to be duplicated in Esterel source codes so that compilers can save the size of synthesized circuits.

최근접거리 기반 예측오차 패턴을 이용한 제어시스템 운전정보 대상 머신러닝 학습모델의 이상판단 성능 개선

윤정한(Jeong-Han Yun),최종원(Jongwon Choi),김종욱(Jonguk Kim),황원석(Won-Seok Hwang),김형천(HyoungChun Kim) 한국정보과학회 2019 한국정보과학회 학술발표논문집 Vol.2019 No.12

제어시스템 네트워크 보안기술 동향

윤정한(Jeong-Han Yun),김우년(Woon-Nyon Kim),서정택(Jung-Taek Seo) 한국정보보호학회 2012 情報保護學會誌 Vol.22 No.5

제어시스템에 대한 사이버테러는 사회적, 경제적으로 큰 혼란을 발생시킬 수 있기 때문에 최근 제어시스템은 사이버테러의 제 1목표로 부각되고 있다. 이에 발맞추어 제어시스템 보안을 위한 연구 및 제품 출시가 많이 이루어지고 있다. 특히 제어시스템 가용성에 영향을 주지 않을 수 있는 제어시스템 네트워크 보안기술이 그 중심에 있다고 하겠다. 본 논문에서는 제어시스템 네트워크 보안에 대한 연구 및 제품의 동향을 살펴본다. 그리고 앞으로 제어시스템 네트워크 보안기술 연구시 필요한 사항들을 짚어본다.

밥상의 새로운 발견 - 미나리

윤정한,Yun Jeong-Han 대한산업안전협회 2007 안전기술 Vol.111 No.-

제어 및 데이터 신호에 의한 Esterel에서의 새로운 회로 중복사용 문제

윤정한(Jeong-Han Yun),김철주(Chul-Joo Kim),김성건(Seonggun Kim),최광무(Kwang-Moo Choe),한태숙(Taisook Han) 한국정보과학회 2010 정보과학회논문지 : 소프트웨어 및 응용 Vol.37 No.4

Esterel은 명령형 동기언어로서, 많은 경우에 메모리, 캐쉬 컨트롤러, 버스 인터페이스 등을 개발하는데 사용하고 있다. Esterel 프로그램은 특정 상황에서 한 문장이 한 단위시간 안에 2번 이상 수행될 수 있다. 이러한 문장을 하드웨어로 컴파일 할 경우, 하나의 회로(circuit)가 한 클럭 안에 2번 수행되어 정상적으로 동작하지 않을 수 있다. 이러한 문제를 회로 중복사용(schizophrenia) 문제라고 부른다. 기존연구에서는 지역신호선언문과 병렬문만이 회로 중복사용 문제를 유발할 수 있다고 보았다. 하지만, 예외선언문에 의해 생성되는 제어 신호와 출력문이 만들어내는 데이터 신호도 회로 중복사용 문제를 유발할 수 있다. 특히, 출력문의 경우에는 기존 회로 중복사용 문제에 대한 해결책들의 출발점인 단순한 루프 펼치기(loop unrolling)로는 해결되지 않았다. 본 논문에서는 예외선언문과 출력문이 만들어 내는 2가지 새로운회로 중복사용 문제들을 열거하고 회로 중복사용 문제를 재정의 하였다. Esterel is an imperative synchronous language that is used to develop memories, cache controllers, bus interfaces, and so on. An Esterel statement is called schizophrenic if it is executed more than once in an instant. A schizophrenic statement may cause problems when it is translated to hardware circuits; a circuit performs more than one reaction in a clock. Previous works claim that only local signal declarations and parallel statements may cause schizophrenic problems. However, control signals produced by a trap statement or data signals used by emit statements can cause schizophrenia. They are new schizophrenic patterns. Especially, schizophrenic problems caused by emit statements cannot be solved by a loop unrolling technique that is the key idea of previous curing techniques for schizophrenic problems. In this paper, we introduce and define the two schizophrenic problems.

사용할 변수의 예측에 사용되는 반복적 알고리즘의 계산순서 재정렬을 통한 수행 속도 개선

윤정한(Jeong-Han Yun),한태숙(Han Taisook) 한국정보과학회 2005 정보과학회논문지 : 소프트웨어 및 응용 Vol.32 No.8

기존의 LVA를 수행하는 알고리즘은 반복적 정보흐름분석(Iterative Data Flow Analysis - DFA) 프레임워크에 따라 프로그램 전체를 반복적으로 스캔하면서 진행되어진다. Zephyr[1] 컴파일러의 경우 이와 같은 반복적 알고리즘으로 LVA를 수행하는 시간이 전체 컴파일 시간에서 약 7%를 차지하고 있다. 기존 LVA 알고리즘은 여러 가지로 개선할 점들이 있다. LVA를 수행하는 기존의 반복적 알고리즘은 알고리즘의 특성상 방문하지 않아도 되는 basic block들에 대한 방문이 잦고, 살아있는 변수들의 집합을 점차적으로 증가해 가면서 구하는 특성상 큰 변수들의 집합에 대한 연산을 계속 하게 된다. 우리는 기존의 알고리즘과 달리 사용된 변수들(USE set)에 대해 Control Flow Graph(CFG)에서 거슬러 올라가면서 LVA를 수행하는 반복적인 알고리즘의 개선안을 제안하고자 한다. 이는 기존의 알고리즘과 같은 결과를 내면서 더 빠른 알고리즘이다. DFA에서의 flow equation을 적용하는 순서를 바꿈으로써 많은 중복 계산을 줄일 수 있다. 이러한 방법으로 인해 basic block을 방문해야만 하는 횟수를 줄이면서 전체 수행 시간을 단축시킨다. 간단한 추가 구현만으로 Zephyr 컴파일러에서의 실험 결과에서 LVA만을 수행하는 시간에서 기존의 알고리즘보다 36.4% 짧은 시간을 사용하였고, 이는 전체 컴파일 시간을 2.6% 줄이는 효과를 가져왔다. The classical approaches for computing Live Variable Analysis(LVA) use iterative algorithms across the entire programs based on the Data Flow Analysis framework. In case of Zephyr compiler, average execution time of LVA takes 7% of the compilation time for the benchmark programs. The classical LVA algorithm has many aspects for improvement. The iterative algorithm for LVA scans useless basic blocks and calculates large sets of variables repeatedly. We propose the improvement of iterative algorithm for LVA based on used variables' upward movement. Our algorithm produces the same result as the previous iterative algorithm. It is based on use-def chain. Reordering of applying the flow equation in DFA reduces the number of visiting basic blocks and redundant flow equation executions, which improves overall processing time. Experimental results say that our algorithm can reduce 36.4% of LVA execution time and 2.6% of overall computation time in Zephyr compiler with benchmark programs.

제어시스템 보안을 위한 whitelist 기반 이상징후 탐지 기법

유형욱(Hyunguk Yoo),윤정한(Jeong-Han Yun),손태식(Taeshik Shon) 한국통신학회 2013 韓國通信學會論文誌 Vol.38 No.8(네트워크)

최근 제어시스템을 대상으로 한 사이버공격이 점차 고도화·지능화됨에 따라 기존 시그니처(signature) 기반 탐지기법은 한계에 봉착하였고, 이에 제어시스템 환경에 적합한 화이트리스트(whitelist) 기반 보안 기법이 새롭게 주목받고 있다. 그러나 최근 개발되고 있는 화이트리스트 기법들은 어플리케이션 레벨에서 한정적으로 사용되고 있으며, 무엇보다 블랙리스트(blacklist) 기반 보안 기법과 달리 이상 징후 유형에 대한 구체적 정보 제공이 불가능하다는 단점이 존재한다. 본 논문에서는 제어시스템에서 발생할 수 있는 이상 징후 유형들을 분류하고, 네트워크 레벨에서의 화이트리스트를 통해 이상 징후를 탐지할 수 있는 모델을 제시한다. Recent cyber attacks targeting control systems are getting sophisticated and intelligent notoriously. As the existing signature based detection techniques faced with their limitations, a whitelist model with security techniques is getting attention again. However, techniques that are being developed in a whitelist model used at the application level narrowly and cannot provide specific information about anomalism of various cases. In this paper, we classify abnormal cases that can occur in control systems of enterprises and propose a new whitelist model for detecting abnormal cases.

반응형 시스템의 시뮬레이션을 위한 환경 속성의 명세

황준형(Joonhyung Hwang),윤정한(Jeong-Han Yun),한태숙(Taisook Han) 한국정보과학회 2012 정보과학회논문지 : 소프트웨어 및 응용 Vol.39 No.7

A reactive system is a system that makes immediate and continuous reactions to the stimuli from its environment. Manual generation of test input values for a reactive system is labor-intensive and error-prone. Relations between output and input signals can be used to automatically generate values of corresponding input signals. In this paper, we propose a method to specify relations between a system in an imperative synchronous language Esterel and its environment. We can translate the specification into the code that simulates the environment and generates proper input signals. When the target system is simulated with the generated code, the number of input signals that require manual intervention is reduced, so that the simulation and verification processes are simplified. We have shown that the proposed method is useful to reduce the effort for simulation and verification with an elevator system. 반응형 시스템은 외부 환경의 자극에 연속적·즉각적으로 반응하는 시스템이다. 반응형 시스템을 테스트할 때 사람이 직접 입력 신호를 바꾸면 번거로우며 실수할 가능성도 있다. 시스템에서 출력하는 신호와 외부 환경으로부터의 입력 신호 사이에 일정한 관계가 있으면 이를 이용하여 입력 신호의 값을 자동으로 생성할 수 있다. 본 논문에서는 절차형 동기식 언어인 Esterel로 작성한 반응형 시스템과 외부 환경 사이의 관계를 명세하고 외부 환경을 시뮬레이션하는 코드로 바꾸어 합당한 입력 신호를 생성하도록 하는 방법을 제안한다. 생성한 코드를 기존 코드와 함께 실행하면 직접 입력해야 하는 입력 신호의 수를 줄일 수 있어 시뮬레이션이 간단해 진다. 우리는 제안한 방법을 엘리베이터 시스템에 적용하여 유용성을 입증하였다.

Esterel에서 근사-제어흐름그래프의 효율적인 생성 (pp.876-880)

김철주(Chul-Joo Kim),윤정한(Jeong-Han Yun),서선애(Sunae Seo),최광무(Kwang-Moo Choe),한태숙(Taisook Han) 한국정보과학회 2009 정보과학회 컴퓨팅의 실제 논문지 Vol.15 No.11

프로그램에 대한 자료흐름분석(data flow analysis)를 수행하기 위해서는 입력된 프로그램에 대응하는 제어흐름그래프(control flow graph)가 필요하다. 본 논문에서는 동기(synchronous)식 절차(imperative)형 언어 중 하나인 Esterel로 작성된 프로그램에 대해서 단순하면서 입력 프로그램의 구조와 흡사한 형태로 표현되는 근사-제어 흐름그래프(over-approximated CFG) 생성방법을 제안한다. 제안된 방법을 이용하면 병렬 제어흐름을 표현하는 부분에서 실행 불가능한 경우까지 포함할 수 있다. 그렇지만, 생성방법이 직관적이고, 실제 수행경로를 모두 포함하기 때문에 다른 분석을 수행하는데 매우 적합하다. A control flow graph(CFG) is an essential data structure for program analyses based on graph theory or control-/data- flow analyses. Esterel is an imperative synchronous language and its synchronous parallelism makes it difficult to construct a CFG of an Esterel program. In this work, we present a method to construct over-approximated CFGs for Esterel. Our method is very intuitive and generated CFGs include not only exposed paths but also invisible ones. Though the CFGs may contain some inexecutable paths due to complex combinations of parallelism and exception handling, they are very useful for other program analyses.