http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 진주환(Joohwan Jin) (검색결과 1 건)
- 무료
- 기관 내 무료
- 유료
-
센서 애플리케이션을 위한 이득 조정 있는 저전력 3차 델타 시그마 아날로그 디지털 변환기
진주환(Joohwan Jin),채형일(Hyungil Chae) 대한전자공학회 2021 전자공학회논문지 Vol.58 No.11
본 논문에서는 저전력 동작 및 이득 조정(Gain Calibration)을 가진 3차 저전력 Delta-Sigma 아날로그-디지털 변환기를 설계하였다. 3차 Delta-Sigma 아날로그-디지털 변환기를 구성하며, 저전력 구동을 위하여 Inverter based Amplifier를 사용한다. 또한, 저전력 동작을 위해 Double Sampling 기법을 사용하여 같은 Sampling rate에서 더 높은 전력 효율을 얻는다. Inverter based Amplifier는 PVT Variation과 Input의 Common mode Voltage Variation에 민감하므로 이득 조정과 LDO(Low Drop-Out regulator), CMFB(Common Mode Feedback) 회로를 추가하여 이러한 문제를 해결한다. 제안하는 회로는 180nm CMOS 공정으로 구현했다. PSD(Power Spectrum Density)그래프 결과 SNDR은 77.45 dB가 측정되었고 ENOB은 12.57 bit, 전체 전력 소모는 27.92 uW인 것을 확인했다. In this paper, a third-order low-power Delta-Sigma Analog-to-Digital Converter with low-power operation and Gain Calibration is designed. A 3rd order Delta-Sigma Analog-to-Digital Converter is constructed, and an Inverter based Amplifier is used for low power operation. In addition, higher power efficiency is obtained at the same Sampling rate by using the Double Sampling technique for low-power operation. Inverter based Amplifier is sensitive to PVT Variation and Common mode Voltage Variation of Input, so it solves this problem by adding Gain Calibration, LDO (Low Drop-Out regulator) and CMFB (Common Mode Feedback) circuit. The proposed circuit was implemented in a 180nm CMOS process. As a result of the PSD (Power Spectrum Density) graph, it was confirmed that SNDR was measured at 77.45 dB, ENOB was 12.57 bit, and total power consumption was 27.92 uW.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
