http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
조일환,서동선,Cho, Il Hwan,Seo, Dongsun 한국전기전자학회 2015 전기전자학회논문지 Vol.19 No.1
소자의 집적화에 필수적인 소자 분리공정에서 화학약품의 오염 문제등을 발생시키는 화학적 기계연마기술(CMP) 공정을 사용하지 않고 벌크 finFET(fin field effect transistor) 의 트랜치 구조를 형성할 수 있는 공정에 대하여 제안하였다. 사진 감광막 도포시 발생하는 두께차이와 희생층으로 사용되는 실리콘 질화막을 사용하면 에칭 공정만을 사용하여 상대적으로 표면 위로 돌출된 부분의 실리콘 산화막 층을 에칭하는 것은 물론 finFET 의 채널로 사용되는 실리콘 트랜치 구조를 한번에 형성할 수 있는 특징을 갖는다. 본 연구에서는 AZ1512 사진 감광막을 사용하여 50 나노미터급 실리콘 트랜치 구조를 형성하는 공정을 수행하였으며 그 결과를 소개한다. Silicon trench process for bulk fin field effect transistor (finFET) is suggested without using chemical mechanical polishing (CMP) that cause contamination problems with chemical stuff. This process uses thickness difference of photo resistor spin coating and silicon nitride sacrificial layer. Planarization of silicon oxide and silicon trench formation can be performed with etching processes. In this work 50 nm silicon trench is fabricated with AZ 1512 photo resistor and process results are introduced.
Bi<sub>2</sub>Mg<sub>2/3</sub>Nb<sub>4/3</sub>O<sub>7</sub>을 사용한 온도센서의 저주파 잡음 특성
조일환,서동선,Cho, Il Hwan,Seo, Dongsun 한국전기전자학회 2015 전기전자학회논문지 Vol.19 No.4
기존의 MOS 구조를 갖는 온도 센서가 가지는 누설 전류 문제를 해결하기 위하여 제안된 $Bi_2Mg_{2/3}Nb_{4/3}O_7$ (BMNO) 를 이용한 온도센서의 민감도 평가를 저주파 누설 전류 측정을 통하여 수행하였다. 측정결과에서 서로 다른 어닐링 온도 ( $600^{\circ}C$, $700^{\circ}C$, $800^{\circ}C$) 에 따른 서로 다른 패턴의 저주파 노이즈 특성을 얻을 수 있었으며, 그 결과에서 온도 센서 동작을 저해할 수 있는 공정 조건($700^{\circ}C$) 을 선별하는 결과를 얻을 수 있었다. 이와 같은 측정법은 향후 BMNO를 이용한 온도센서의 공정 최적화를 측정하는 방법으로 응용 될 수 있다. Sensitivity characteristics of temperature sensor with $Bi_2Mg_{2/3}Nb_{4/3}O_7$ (BMNO) layer were investigated with low frequency noise measurement. Temperature sensor with BMNO layer had high reliability and high sensitivity comparing with conventional MOS type temperature sensor. Annealing temperature variation effects with $600^{\circ}C$, $700^{\circ}C$ and $800^{\circ}C$ were measured and analyzed. Annealing temperature determines trap distribution and $700^{\circ}C$ annealing sample has different pattern comparing with other samples. Results of low frequency noise can offer the design guide of temperature sensor performance.
이중게이트 구조의 Junctionless FET 의 성능 개선에 대한 연구
조일환,서동선,Cho, Il Hwan,Seo, Dongsun 한국전기전자학회 2015 전기전자학회논문지 Vol.19 No.4
본 논문에서는 이중 게이트 junctionless MOSFET 의 성능 최적화를 위하여 다중 게이트 형태를 적용하여 평가한다. 금속 게이트들 사이의 일함수가 서로 다르므로 다중 게이트 구조를 적용할 경우 금속게이트 길이에 따라 소스와 드레인 주변의 전위를 조절할 수 있다. 동작 전류와 누설 전류 그리고 동작 전압은 게이트 구조에 의해 조절이 가능하며 이로 인한 동작 특성 최적화가 가능하다. 본 연구에서는 반도체 소자 시뮬레이션을 통하여 junctionless MOSFET 의 최적화를 구현하고 분석하는 연구를 수행 한다. We propose the multiple gate structure of double gate junctionless metal oxide silicon field oxide transistor (JL MOSFET) for device optimization. Since different workfunction within multiple metal gates, electric potential nearby source and drain region is modulated in accordance with metal gate length. On current, off current and threshold voltage are influenced with gate structure and make possible to meet some device specification. Through the device simulation work, performance optimization of double gate JL MOSFETs are introduced and investigated.
사다리꼴 상부 단면을 갖는 구리기둥 범프의 신뢰성 향상에 대한 연구
조일환,Cho, Il-Hwan 한국전기전자재료학회 2012 전기전자재료학회논문지 Vol.25 No.7
Modified structure of copper pillar bump which has trapezoidal cross section on the top region is suggested with simulation results and concept of fabrication process. Due to the large surface area of joint region between bump and solder in suggested structure, electro-migration effect can be reduced. Reduction of electro-migration is related with current density and joule heating in bump and investigated with finite element methods with variation of dimensional parameters. Mechanical characteristics are also investigated with comparing modified copper pillar bump and conventional copper pillar bump.