http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 윤덕용(Dukyoung Yun) (검색결과 4 건)
- 무료
- 기관 내 무료
- 유료
-
쓰기 버퍼링과 인터럽트 버퍼링을 이용한 다중 프로세서 시스템 시뮬레이션
윤덕용(Dukyoung Yun),하순회(Soonhoi Ha) 한국정보과학회 2009 한국정보과학회 학술발표논문집 Vol.36 No.2B
다중 프로세서 시스템은 단일 프로세서 시스템에 비해 넓은 설계 공간을 가진다. 하드웨어를 만들기 전제약 조건을 만족하는 지를 확인해 볼 수 있는 가상 프로토타이핑 시스템에서는 최적의 설계 결정을 위해 빠르고 효율적으로 각 설계 공간을 탐색해야 한다. 하지만 타겟 프로세서의 개수가 많아짐에 따라 계산량이 증가하고 각 타겟 프로세서 사이의 동기화로 인한 손실 때문에 더욱더 시뮬레이션 성능이 저하된다. 본 논문에서는 다중 프로세서 호스트 환경에서 다중 프로세서를 가지는 타겟 시스템을 빠르게 시뮬레이션 할 수 있는 기법을 제안한다. 다중 프로세서를 가지는 타겟 시스템에서는 프로세서 사이의 통신이 많기 때문에 각 프로세서 시뮬레이터 실행 순서에는 의존성이 있다. 이러한 의존성을 완화하여 병렬적으로 프로세서 시뮬레이터들이 수행할 수 있도록 하여 시뮬레이션 성능을 높이는 여러 가지 기법들에 대해 소개한다. 실험에서는 소개된 기법들이 적용되었을 때의 JPEG예제의 수행 결과를 통해 제안된 기법들이 시뮬레이션 성능을 높임을 확인할 수 있었다.
-
윤덕용(Dukyoung Yun),기안도(Ando Ki),유우석(Wooseok Yoo),하순회(Soonhoi Ha) 한국정보과학회 2007 한국정보과학회 학술발표논문집 Vol.34 No.2B
이 논문에서는 시스템 수준의 가상프로토타이핑 환경을 자동으로 생성하고 이를 위한 소프트웨어 환경을 생성하는 프레임워크를 제안한다. 가상프로토타이핑 자동 생성 프레임워크는 Y-chart 접근법을 기반으로 한다. 알고리즘의 명세를 위해서는 SDF 모델 기반의 방법과 사용자가 직접 Task를 기술할 수 있는 방법을 제공하고 아키텍처 명세를 위해서는 플랫폼 기반의 기술 방법을 제공한다. 플랫폼 명세는 시스템에 사용되는 모듈에 대한 인터페이스 파일을 명세하고 그래픽 기반의 플랫폼 기술을 제공하여 사용자가 쉽게 플랫폼 구성을 변경할 수 있도록 했다. 인터페이스 파일에 모듈을 사용하기 위한 디바이스 드라이버의 정보를 명세하여 소프트웨어 생성 시 모듈을 사용하기 위한 코드가 자동으로 삽입되도록 하였다. 프로세서의 시뮬레이션은 빠른 소프트웨어의 기능 개발과 설계 공간 탐색을 위해 지연시간이 기술된 코드를 호스트에서 직접 수행하는 방법과 검증을 위하여 컴파일 된 이미지를 ISS를 사용하여 시뮬레이션 하는 두 가지 방법을 제공한다. 실험에서는 JPEG decoder를 기술하고 가상프로토타이핑에서 수행해봄으로 해당 프레임워크가 효과적으로 사용될 수 있음을 보였다.
-
시스템-온-칩의 하드웨어-소프트웨어 통합 시뮬레이션을 위한 다목적 설계 프레임워크
주영표(Young-Pyo Joo),윤덕용(Dukyoung Yun),김성찬(Sungchan Kim),하순희(Soonhoi Ha) 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.9·10
SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법 만으로는 점차 짧아지는 ‘시장 적기 출하 (time-to-market)’ 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 초기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 설계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 상용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다. As the complexity of SoC (System-on-Chip) design increases dramatically, traditional system performance analysis and verification methods based on RTL (Register Transfer Level) are no more valid for increasing time-to-market pressure. Therefore a new design methodology is desperately required for system verification in early design stages, and hardware-software (HW-SW) cosimulation at TLM (Transaction Level Modeling) level has been researched widely for solving this problem. However, most of HW-SW cosimulators support few restricted abstraction levels only, which makes it difficult to integrate HW-SW cosimulators with different abstraction levels. To overcome this difficulty, this paper proposes a multipurpose framework for HW-SW cosimulation to provide systematic SoC design flow starting from software application design. It supports various design techniques flexibly for each design step, and various HW-SW cosimulators. Since a platform design is possible independently of abstraction levels and description languages, it allows us to generate simulation models with various abstraction levels. We verified the proposed framework to model a commercial SoC platform based on an ARM9 processor. It was also proved that this framework could be used for the performance optimization of an MJPEG example up to 44% successfully.
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
