http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Instruction Pipeline을 지원하는 상위 수준 합성
송재하(J H. Song),전홍신(H S. Jun),이해동(H D Lee),황선영(S Y Hwang) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.2
Non-pipeline 방식으로 instruction을 수행할 경우 특정 시간동안 하나의 instruction만을 수행할 수 있고, instruction latency만큼의 시간마다 하나의 instruction 수행이라는 throughput을 얻을 수 있다. Instruction pipeline 방식을 도입하면 instruction latency 보다 더 짧은 시간 (하나의 instruction을 구성하는 각 stage의 time duration)마다 하나의 instruction 수행을 완료시킴으로써 throuput면에서 커다란 증가를 가져올 수 있다. 최근 general-purpose computer에 도입되고 있는 instruction pipeline 기법을 상위 수준 합성 과정에 도입하였다. Instruction pipeline을 지원할 경우 적은 면적의 부가적인 hardware 추가로써 상당한 수행 속도의 증가를 얻을 수 있다. 본 논문에서는 instruction pipeline 환경하에서 다루어야 할 여러가지 issue들과 이를 고려한 상위 수준 합성 과정에 대하여 기술한다.