http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 봉하윤(Hayun Bong) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
봉하윤(Hayun Bong),최수름(Sureum Choi),한대진(Daejin Han),서영교(Yeongkyo Seo) 한국정보기술학회 2022 Proceedings of KIIT Conference Vol.2022 No.6
대부분 Layout의 DRC(Design Rule Check) Verification 과정은 Circuit Designer 들의 설계 시간을 증가시키는 Critical 한 요인이 된다. 이러한 문제점을 개선하기 위해서 Design Rule을 보장하고 있는 Template 사용하고 추상 좌표계에서 Grid를 기반으로 하는 배치 및 배선을 사용해서 Python 코드 기반 Layout 설계 자동화시스템을 제안한다. 본 방법을 사용해 Transmission Gate D flip-flop의 Layout을 Cadence Virtuoso Tool에서 Python 기반 코드를 설계해 직접 생성하면서 해당 Tool에서 설계한 Layout의 DRC 보장 여부를 확인한다. 또한, 코드 기반 Layout 도면과 직접 생성한 Layout 도면을 통해 면적을 비교하거나, Post Simulation을 진행하여 timing specification 값들을 비교함으로써 자동화 시스템을 기반으로 생성된 Layout의 성능을 확인한다. In most cases, Layout’s Design Rule Check (DRC) Verification process is a critical factor that increases the design time of Circuit Designers. To improve this problem, we propose a Python code-based Layout design automation system using a template that guarantees a Design Rule and a Grid-based layout and wiring in an abstract coordinate system. Using this method, we design and generate Python-based code directly from the Cadence Virtuoso Tool for the Layout of the Transmission Gate D-flip-flop to determine whether the Layout designed by the tool is DRC guaranteed. In addition, the performance of the generated layout based on the automation system is verified by comparing the area through the code-based layout drawing and the directly generated layout drawing, or by performing Post Simulation and comparing the timing specification values.
-
Full-Custom CMOS 회로 측정 및 성능 최적화 자동 솔루션
봉하윤(Hayun Bong),서영교(Yeongkyo Seo) 한국정보기술학회 2022 Proceedings of KIIT Conference Vol.2022 No.12
맞춤형 제작 반도체의 수요가 점점 증가하면서 좋은 성능을 보유하면서 빠르게 제품이 완성되는 인프라가 중요시되고 있다. 따라서 제작 시간은 매우 중요한데, 개발 선행 단계 중 반도체 회로 설계 과정에서 최종 Layout에 대한 검증 프로세스가 대부분 시간을 차지하고 있다. 또한, 검증 프로세스 이후에 최종 Post Simulation 과정에서 시뮬레이션 환경을 설계자가 직접 조성해야 하는데, 회로의 크기가 매우 커서 입력 시뮬레이션의 파형이 복잡하고 입력할 구문이 많게 된다면 이 부분에서도 시간이 오래 걸리는 요소이다. 따라서 이러한 부분을 개선하기 위해 Python을 활용해 자동화 시스템을 구축하였다. 이는 복잡한 구문 설계의 과정을 간소화하여 사용자가 시스템 실행에 필요한 값을 입력하면 이를 적용해 자동으로 구문이 생성되어 성능을 측정하게 하는 시스템이다. 이 시스템을 활용한다면 게이트뿐만 아니라 상위 회로의 결과를 확인하는 과정에서 효율적으로 최적화된 성능을 추출할 수 있으며, 동작 검증도 빠르게 진행할 수 있게 된다. As the demand for customized manufactured semiconductors increases, infrastructure that quickly completes products while having good performance is becoming important. Therefore, the manufacturing time is very important, and the verification process for the final layout in the semiconductor circuit design process takes most of the time during the preceding stages of development. In addition, after the verification process, the designer must create a simulation environment in the final Post Simulation process, and if the circuit size is very large, the waveform of the input simulation is complicated and there are many phrases to input, it will take a long time. Therefore, in order to improve this part, an automation system was established using Python and GUI programming. This is a system that simplifies the process of complex syntax design, and when a user enters a value necessary to execute the system, the syntax is automatically generated to measure performance. Using this system, optimized performance can be efficiently extracted in the process of checking the results of not only the gate but also the upper circuit, and operation verification can be carried out quickly.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
