http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 방대웅(Dea-Woong Bang) (검색결과 1 건)
- 무료
- 기관 내 무료
- 유료
-
AND/OR/EXOR 표현을 이용한 LUT-type FPGA의 논리합성
이귀상(GueeSang Lee),방대웅(Dea-Woong Bang) 한국정보과학회 1998 정보과학회논문지 : 시스템 및 이론 Vol.25 No.2
본 논문에서는 AND/OR/EXOR 표현을 이용한 FPGA 합성방법을 제안한다. 일반적으로 합성 시스템은 함수를 SOP 형태로 표현하지만 어떤 회로는 ESOP로 구현하는 것이 더 효과적이다. AND/OR/EXOR 표현은 함수를 표현할때 SOP와 ESOP 표현을 둘 다 이용한다. 주어진 함수의 각 노드에 대하여 factored 형태에서의 literal의 수와 fanin의 수를 고려하여 SOP 또는 ESOP 표현을 선택한다. 노드의 표현 방법이 선택되면 공통되는 부 표현이 추출되어 작은 회로로 분할된다. 제안된 방법은 SIS내에 구현되었고 실험결과는 SOP나 ESOP 한가지 표현만을 사용한 방법보다 더 좋은 결과를 보여준다. In this paper, a FPGA synthesis method using AND/OR/EXOR representations and its experimental results are presented. Usually, synthesis systems represent functions using only inclusive-OR sums, but it is advantageous to use exclusive-OR sums in realizing some circuits AND/OR/EXOR representations express functions using both inclusive and exclusive-OR sums. Based on the number of literals and the number of fanins in the factored form, one of the representations, the inclusive and exclusive-OR sum of products, is selected for each node in the Boolean graph of the given function. Once the node representation is decided, the node is decomposed into smaller circuits by extracting common sub-expressions in the network. The proposed method is implemented as part of SIS and the experiments show it generates better results than those using only inclusive or exclusive-OR sums.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
